Antriebssystem für höchste Geschwindigkeiten - Bergische ...
Antriebssystem für höchste Geschwindigkeiten - Bergische ... Antriebssystem für höchste Geschwindigkeiten - Bergische ...
Anhang 105 Anhang A1 Programmauszug für die Flusssignalerfassung Beispiel für eine programmierbare Logik zur zustandsbewerteten Flusserfassung mit globaler Fehlerbewertung für eine Drehrichtung. Implementierung in einem GAL mit 16 Makrozellen. CHIP FLUX PALCE16V8 Eingänge --------------------------------------------------------------------- CLK ; Takt IN_A ; Fluss-A Eingang IN_B ; Fluss-B Eingang IN_C ; Fluss-C Eingang Ausgänge --------------------------------------------------------------------- OUT_C REG ; Fluss-C Ausgang OUT_B REG ; Fluss-B Ausgang OUT_A REG ; Fluss-A Ausgang Netze ------------------------------------------------------------------------ Sperre_C REG ; Netz Sperre-C Sperre_B REG ; Netz Sperre-B Sperre_A REG ; Netz Sperre-A Fehler REG ; Netz Globaler Fehler Gleichungen ------------------------------------------------------------------ Fehler = ( OUT_A * OUT_B * OUT_C ) ; Globale Fehlerzustände + ( /OUT_A * /OUT_B * /OUT_C ) CASE (Sperre_A,IN_A,OUT_A) BEGIN #b010: BEGIN OUT_A := 1 Sperre_A := 1 END #b001: BEGIN OUT_A := 0 Sperre_A := 1 END OTHERWISE: BEGIN OUT_A := OUT_A Sperre_A := Sperre_A ; Halten * /Fehler ; Globaler Fehler * /( OUT_A * /OUT_B * /OUT_C ) ; Freigabe * /( /OUT_A * OUT_B * OUT_C ) ; Freigabe END END Für die Signale der Phasen B und C ist die Case Anweisung entsprechend zu modifizieren.
Anhang 106 A2 Formelzeichen Bezeichnungen arg(x) Winkellage einer Größe F, f Frequenz FS fg fp Schaltfrequenz Eckfrequenz Ziehbereich des PLL i s Statorstromraumzeiger J Trägheitsmoment m rel Reluktanzmoment m e, mL elektrisches Moment und Lastmoment m rast Rastmoment N, K binärer Teilerfaktor, dezimaler Teilerfaktor n mechanische Drehzahl s Schlupf sign(x) Vorzeichen einer Größe T, t Zeitkonstante, Zeit u i Raumzeiger der induzierten Spannung u s Statorspannungsraumzeiger V Verstärkung
- Seite 59 und 60: 4. Signalgewinnung und Signalaufber
- Seite 61 und 62: 4. Signalgewinnung und Signalaufber
- Seite 63 und 64: 4. Signalgewinnung und Signalaufber
- Seite 65 und 66: 5. Realisierung der drehgeberlosen
- Seite 67 und 68: 5. Realisierung der drehgeberlosen
- Seite 69 und 70: 5. Realisierung der drehgeberlosen
- Seite 71 und 72: 5. Realisierung der drehgeberlosen
- Seite 73 und 74: 5. Realisierung der drehgeberlosen
- Seite 75 und 76: 5. Realisierung der drehgeberlosen
- Seite 77 und 78: 5. Realisierung der drehgeberlosen
- Seite 79 und 80: 5. Realisierung der drehgeberlosen
- Seite 81 und 82: 5. Realisierung der drehgeberlosen
- Seite 83 und 84: 5. Realisierung der drehgeberlosen
- Seite 85 und 86: 5. Realisierung der drehgeberlosen
- Seite 87 und 88: 6. Realisierungsmöglichkeiten für
- Seite 89 und 90: 6. Realisierungsmöglichkeiten für
- Seite 91 und 92: 6. Realisierungsmöglichkeiten für
- Seite 93 und 94: 6. Realisierungsmöglichkeiten für
- Seite 95 und 96: 6. Realisierungsmöglichkeiten für
- Seite 97 und 98: 6. Realisierungsmöglichkeiten für
- Seite 99 und 100: 6. Realisierungsmöglichkeiten für
- Seite 101 und 102: 6. Realisierungsmöglichkeiten für
- Seite 103 und 104: 6. Realisierungsmöglichkeiten für
- Seite 105 und 106: 6. Realisierungsmöglichkeiten für
- Seite 107 und 108: 7. Zusammenfassung 102 7. Zusammenf
- Seite 109: 7. Zusammenfassung 104 fahren erzeu
- Seite 113 und 114: Anhang 108 A3 Abkürzungen BGA Ball
- Seite 115 und 116: Literaturverzeichnis 110 13. J. Hol
- Seite 117 und 118: Literaturverzeichnis 112 33. G. R.
- Seite 119: Literaturverzeichnis 114 55. N. Tag
Anhang 105<br />
Anhang<br />
A1 Programmauszug <strong>für</strong> die Flusssignalerfassung<br />
Beispiel <strong>für</strong> eine programmierbare Logik zur zustandsbewerteten Flusserfassung<br />
mit globaler Fehlerbewertung <strong>für</strong> eine Drehrichtung. Implementierung<br />
in einem GAL mit 16 Makrozellen.<br />
CHIP FLUX PALCE16V8<br />
Eingänge ---------------------------------------------------------------------<br />
CLK ; Takt<br />
IN_A ; Fluss-A Eingang<br />
IN_B ; Fluss-B Eingang<br />
IN_C ; Fluss-C Eingang<br />
Ausgänge ---------------------------------------------------------------------<br />
OUT_C REG ; Fluss-C Ausgang<br />
OUT_B REG ; Fluss-B Ausgang<br />
OUT_A REG ; Fluss-A Ausgang<br />
Netze ------------------------------------------------------------------------<br />
Sperre_C REG ; Netz Sperre-C<br />
Sperre_B REG ; Netz Sperre-B<br />
Sperre_A REG ; Netz Sperre-A<br />
Fehler REG ; Netz Globaler Fehler<br />
Gleichungen ------------------------------------------------------------------<br />
Fehler = ( OUT_A * OUT_B * OUT_C ) ; Globale Fehlerzustände<br />
+ ( /OUT_A * /OUT_B * /OUT_C )<br />
CASE (Sperre_A,IN_A,OUT_A)<br />
BEGIN<br />
#b010: BEGIN OUT_A := 1 Sperre_A := 1 END<br />
#b001: BEGIN OUT_A := 0 Sperre_A := 1 END<br />
OTHERWISE:<br />
BEGIN<br />
OUT_A := OUT_A<br />
Sperre_A := Sperre_A ; Halten<br />
* /Fehler ; Globaler Fehler<br />
* /( OUT_A * /OUT_B * /OUT_C ) ; Freigabe<br />
* /( /OUT_A * OUT_B * OUT_C ) ; Freigabe<br />
END<br />
END<br />
Für die Signale der Phasen B und C ist die Case Anweisung entsprechend<br />
zu modifizieren.