VHDL Kompakt - CES

1.2 Bibliotheken und compilierbare Einheiten
Top-Down Strukturierung Im weiteren Vorgehen wird die Schaltung in Funktionsblöcke
gegliedert, so dass man eine Strukturbeschreibung erhält.
Diese Vorgehensweise – Algorithmischer Entwurf von Funktionseinheiten, hierarchische
Verfeinerung und Umsetzung in Strukturbeschreibungen – wird rekursiv ausgeführt, bis
man letztendlich bei Elementen einer Zellbibliothek angekommen ist und die Schaltung
praktisch realisiert werden kann.
Durch den Einsatz von Synthesewerkzeugen wird die Entwurfsaufgabe (auf den unteren
Abstraktionsebenen) dabei zunehmend vereinfacht: ausgehend von Verhaltensbeschreibungen
werden Netzlisten für Zielbibliotheken generiert. Derzeitiger Stand der Technik ist, dass
die Synthese für Logik (Schaltnetze) und für endliche Automaten problemlos beherrscht
wird. Für die Synthese komplexerer Algorithmen gibt es viele gute Ansätze, die zumindest
bei Einschränkungen auf bestimmte Anwendungsfelder (Einschränkung des Suchraums),
mit den Entwürfen guter Designer konkurrieren können.
1.2 Bibliotheken und compilierbare Einheiten
Die Entwürfe sind in Bibliotheken organisiert, wobei die Bibliotheken jeweils compilierten
und durch den Simulator ausführbaren VHDL-Code enthalten. Bibliotheken können folgende
vier Teile enthalten:
package : globale Deklarationen
entity : Design – Sicht von Außen (black box)
architecture : Design Implementation
configuration : Festlegung einer Design-Version (Zuordnung: entity – architecture)
Neben herstellereigenen- und benutzerdefinierten Bibliotheken gibt es zwei Standardbibliotheken:
WORK : Default-Bibliothek des Benutzers. Wenn nicht anders angegeben, dann ist
WORK die Bibliothek, mit der die Programme arbeiten.
STD : enthält die beiden Packages STANDARD und TEXTIO mit vordefinierten Datentypen
und Funktionen.
Compilation, Elaboration und Simulation, Synthese . . .
VHDL-Beschreibungen werden in mehreren Schritten bearbeitet:
1. Die Analyse (Compilation) prüft die Syntax und die Konsistenz des VHDL-Codes und
schreibt die Ausgabe (in einem programmspezifischen Format) in die entsprechende
Bibliothek, normalerweise WORK.
2. Vor der weiteren Verarbeitung muss die Hierarchie aufgelöst und parametrisierbare
Elemente entsprechend bearbeitet werden. Dieser Schritt der Elaboration wird oft gemeinsamen
mit der nachfolgenden Simulation oder Synthese ausgeführt.
3. Bei der Simulation von Elementen wird dann die Funktion der eingegebenen Schaltung
überprüft.
Bei der Synthese wird der (zuvor simulierte) VHDL-Code so umgesetzt, dass er letztendlich
als Hardware (FPGA, ASIC) realisiert wird.
3