VHDL Kompakt - CES

Kapitel 1
Konzepte von VHDL
VHDL ist eine Hardwarebeschreibungssprache; dabei steht der Name für:
VHSIC Hardware Description Language
Very High Speed Integrated Circuit
VHDL wurde 1983 vom amerikanischen Department of Defense initiiert und ist seit Ende
1987 als IEEE Standard 1076 genormt [IEEE87]. Inzwischen ist VHDL die Standard-Hardwarebeschreibungssprache.
Der Sprachstandard (Syntax und Semantik) wird regelmäßig überarbeitet
[IEEE93a, IEEE00b], daneben wurden Erweiterungen vorgenommen, die zusätzliche
Aspekte behandeln, wie
• die Modellierung von Hardware und Zellbibliotheken [IEEE93b, IEEE95, IEEE00a]
• die Synthese von Hardware [IEEE97, IEEE99b]
• mathematische Typen und Funktionen [IEEE96]
• die Modellierung und (Co-) Simulation analoger Schaltungen [IEEE99a]
1.1 Entwurfsparadigmen
Die Sprache VHDL dient der Beschreibung und Simulation digitaler Systeme und deren
Umgebung. Das Entwurfsziel kann ein FPGA, ein ASIC oder eine ganze Platine sein. Alle,
während des Entwurfsvorgangs anfallenden Beschreibungen der Schaltung, werden von
Sprachumfang abgedeckt. Dabei ist die Schaltung jederzeit simulierbar. In VHDL sind die
folgenden Konzepte verwirklicht:
Hierarchie Die Unterteilung des Entwurfs in (Teil-)Komponenten wird unterstützt. Der Gesamtentwurf
wird dann hierarchisch aus diesen Teilen zusammengesetzt. Die Komplexität
dieser Teile kann vom einfachen Gatter (z.B. NAND) bis hin zu komplexen
Funktionseinheiten (z.B. Prozessorkern) reichen.
Modelle Jede Design-Einheit (Entity) kann auf unterschiedliche Weise beschrieben sein. Dabei
ist grundsätzlich zwischen folgenden Möglichkeiten zu unterscheiden:
Verhalten ist die algorithmische Beschreibung mit den Mitteln einer höheren Programmiersprache.
Sowohl sequenzielle als auch parallele Abläufe können modelliert
werden.
1