VHDL Kompakt - CES

3. schiebende Operatoren Typ-a Typ-b Typ- 〈op〉
sll (a n−1−b . . . a0, 0 b...1) bit_vector|bit/bool-Array integer = a
srl (0 1...b, an−1 . . . a b) bit_vector|bit/bool-Array integer = a
sla (a n−1−b . . . a0, a 0,b...1) bit_vector|bit/bool-Array integer = a
sra (a n−1,1...b, an−1 . . . a b) bit_vector|bit/bool-Array integer = a
rol (a n−1−b . . . a0, an−1 . . . a n−b) bit_vector|bit/bool-Array integer = a
ror (a b−1 . . . a0, an−1 . . . a b) bit_vector|bit/bool-Array integer = a
4. additive Operatoren Typ-a Typ-b Typ- 〈op〉
+ a + b integer|real|phys. Typ = a = a
- a − b integer|real|phys. Typ = a = a
& (an . . . a0, bm . . . b0) skalarer Typ|1-dim. Array a-Skalar/Array a-Array
5. vorzeichen Operatoren Typ-a Typ-b Typ- 〈op〉
+ +a integer|real|phys. Typ = a
- −a integer|real|phys. Typ = a
6. multiplikative Operatoren Typ-a Typ-b Typ- 〈op〉
* a ∗ b integer|real|phys. Typ = a = a
/ a/b integer|real|phys. Typ = a = a
mod Modulus integer = a = a
rem Teilerrest integer = a = a
7. sonstige Operatoren Typ-a Typ-b Typ- 〈op〉
** a b integer|real integer = a
abs | a | integer|real|phys. Typ = a
not ¬a bit|bit_vector|boolean = a
Für die zusätzlichen Datentypen aus der Bibliothek IEEE sind die Standardoperatoren entsprechend
überladen. Insbesondere bei den numerischen Typen signed und unsigned sind
auch gemischte Operationen innerhalb der Zahlendarstellung mit den ” passenden“ Integer-
Typen möglich. 2’Komplement : signed ↔ integer
vorzeichenlos : unsigned ↔ natural
std logic 1164
Typ-a Typ-b Typ- 〈op〉
and or nand std_( u) logic | = a = a
nor xor xnor std_( u) logic_vector
not –”– = a
27