VHDL Kompakt - CES
VHDL Kompakt - CES
VHDL Kompakt - CES
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
Kapitel 2<br />
Datentypen<br />
<strong>VHDL</strong> ist eine stark typisierte Sprache, d.h. Konstante, Variablen und Signale haben einen,<br />
durch deren Deklaration festgelegten Typ. Bei der Codeanalyse wird die Konsistenz der<br />
Datentypen bei Operationen und Zuweisungen überprüft. Gegebenenfalls müssen Konvertierungsfunktionen<br />
benutzt werden.<br />
Die Typen des Package standard sind immer bekannt (= Sprachstandard). Im praktischen<br />
Umgang mit <strong>VHDL</strong> werden meist noch weitere Typen, beziehungsweise Deklarationen,<br />
aus zusätzlichen Packages gebraucht:<br />
Package Bibliothek<br />
textio std<br />
std_logic_1164 ieee<br />
std_logic_textio ieee<br />
numeric_std, numeric_bit ieee<br />
2.1 Skalare<br />
Die einfachen <strong>VHDL</strong>-Datentypen sind denen in Standard-Programmiersprachen vergleichbar:<br />
character entspricht dem ISO 8859-1 Zeichensatz, die darstellbaren Zeichen werden dabei<br />
in einfache Hochkommas eingeschlossen: ’0’. . . ’9’, ’a’. . . ’z’, ’A’. . . ’Z’ usw. 1<br />
bit Die beiden logischen Werte ’0’ und ’1’ sind bit Literale. 1<br />
std logic / std ulogic Der ” IEEE Standard 1164“ [IEEE93b] ist extern definiert: in der Bibliothek<br />
ieee, Package std_logic_1164. Dort wird ein Logiksystem mit neun Signalwerten,<br />
bzw. Treiberstärken definiert, das für die Simulation und Synthese von Hardware<br />
besser geeignet ist als der Typ Bit. Die Werte sind im einzelnen:<br />
1 Wegen der Typbindung in <strong>VHDL</strong> kann es notwendig sein, zur Unterscheidung der Typen deren Werte ex-<br />
plizit zu klassifizieren: character’(’1’)<br />
bit’(’1’)<br />
11