1.8 Grundlagen der Digitaltechnik

Informatik V, Kap. 8, WS 98/99
E / A -
Blöcke
SRAM -
Logikblöcke
Programmierbare
Verbindg.
Abb. 8.73: PGA-Grundstruktur
Der Aufbaus der PGA-Grundstrultur ähnelt einem Gate-Array mit einer Anzahl von Logik-Inseln.
Jede dieser Inseln enthält eine zweistufige SRAM-Speicherstruktur und zusätzlich einige Flip-Flops.
Jede dieser SRAM-Gruppen kann damit zur Realisierung einer zweistufigen Logik-Funktion mit
beschränkter Eingangszahl (ca. 5) verwendet werde,. auch Flip-Flops als Zwischenspeicher sind
verfügbar. Zwischen den Zellen existiert eine programmierbare Verbindungsmatrix, die durch
Multiplexer gesteuert wird. Für deren Programmierung sind zusätzliche statische Speicherzellen
verfügbar. Auf dieser zweiten Ebene der Verbindungen können wiederum diese Logik-Blöcke
programmierbar miteinander verbunden werden.
Auch die Ausgangszellen können programmierbar an interne Signale der Verbindungsmatrix angeschlossen
werden.
A
B
C
D
E
kombinatorischer
Block
data in
Abb. 8. 74: Xilinx-Grundzelle
reset enable
MUX
MUX
clock
R
M 1
C 2/ 1
1, 2 D
1, 2 D
C 2 / 1
M 1
R
Die Grundzelle enthält einen 32-Bit-SRAM mit fünf Eingängen und zwei Ausgängen. Dieser Teil
kann so programmiert werden, daß er entweder zwei beliebige Logik-Funktionen mit vier Eingängen
oder eine Logik-Funktion mit fünf Eingängen realisiert. Im ersten Fall müssen von den 5
Eingangsvariablen jeweils 3 für beide Funktionen gemeinsam sein, im zweiten Fall haben beide
Ausgänge der Kombinatorik (F, G) denselben Wert.
In den FFs können entweder die Ausgaben des kombinatorischen Blocks gespeichert werden, oder
wahlweise können über den "data in"-Anschluß externe Werte eingegeben werden. Mit enable = 0
bleiben bisherige Werte in den FFs gepeichert, mit reset werden sie zurückgesetzt. Die Funktion der
Multiplexer ist durch zusätzliche statische Speicherzellen bestimmt.
48
QX
QY
MUX
MUX
X
Y