1.8 Grundlagen der Digitaltechnik

Informatik V, Kap. 8, WS 98/99
Bei solchen Strukturen ist auch die automatische Plazierung und Verdrahtung der Zellen ein relativ
einfaches Problem. Seit etwa Mitte der 80er Jahren sind Technologien verfügbar, die mehrere
Ebenen metallischer Verdrahtung übereinander anbieten. Dann sind die Verdrahtungskanäle
weitgehend verzichtbar, man verdrahtet "nach oben" und spart damit in erheblichem Umfang Fläche
ein.
Technologien dieser Art waren und sind deshalb für viele digitale Schaltungen ziemlich ineffizient,
weil die verfügbaren Speicherzellen nur aus Flip-Flops bestehen. Natürlich kann man statische oder
dynamische RAMs vergleichsweise viel enger packen, sie passen aber nicht ins Standardzellen-
Konzept. Dasselbe gilt für PLAs. Ein RAM-/ROM- oder PLA-Block wird in etwa rechteckig sein
müssen und ist in der Regel viel höher als eine Standardzelle.
Moderne Entwurfssysteme bieten neben Standardzellen auch spezielle Generatoren für RAM- oder
ROM-Module an, die man entsprechend der gewünschten Größe (z. B. 256k mal 8 Bit, 1 M mal 1
Bit) konfigurieren kann. Kundenspezifische ICs, die solche Makro-Bausteine enthalten, nennt man
auch "Marozellen-ICs". Eine oder mehrere dieser Makrozellen können selbst wieder aus einer oder
mehreren Reihen von Standardzellen aufgebaut sein.
Pads
Std-Zellen
ROM
Prozessor-
Kern
Abb. 8.69: Aufbau eines Makrozellen-ASICs
PLA RAM
Gemeinsam ist Standarzellen- und Makrozellen-ASICs, daß sie zwar vorentworfene Strukturen
verwenden, der Schaltkreis aber speziell mit einem vollen Durchlauf der Fertigungstechnologie
produziert werden muß. Das ist für Stückzahlen ab einigen zehntausend ICs kostengünstig, für kleine
Stückzahlen aber sehr teuer.
Deshalb sind andere Technologien entwickelt worden, welche nicht nur vorentworfene
Teilschaltungen verwenden, sondern auch bereits vorgefertigte Halbleiter-Strukturen verwenden. Im
wesentlichen ist das die Technik der Gate-Arrays.
Gate-Arrays sind eine Technologie, bei der für einen Schaltkreis allgemein benötigte Baugruppen wie
die I / O - Bausteine (Pads) und alle Transistoren zunächst vorproduziert werden. Dies geschieht in
Form sogenannter "Master"-Bausteine in sehr großen Serien und deshalb auch relativ kostengünstig.
Dieses "Vorprodukt" beinhaltet den größten (und teuersten) Teil der Fertigungstechnologie. Auf
dem Master sind die Transistoren in Form von regulären Streifengeometrien implementiert. Im
einfachsten Fall ist nur eine Standard-Größe von p-Kanal und n-Kanal-Transistoren verfügbar.
Zelle
Polysilizium
Abb. 8.70: Gate-Array-Master (Ausschnitt)
45
p-Diffusion
n-Diffusion