1.8 Grundlagen der Digitaltechnik

Informatik V, Kap. 8, WS 98/99
Nachdem der Logik-Plan erstellt ist, wird daraus im Rechner eine Gatter-Netzliste erstellt. Diese
kann dann mittels eines Logik-Simulators validiert werden. Der Nutzer kann hier graphischinteraktiv
sowohl das logische Verhalten wie auch das Zeitverhalten der Schaltung erkennen und
optimieren.
Zusätzlich wird heute oft eine Timing-Analyse durchgeführt, die den langsamsten Logik-Pfad vom
Eingang zum Ausgang einer Schaltung sucht und findet.
Ist die Logik für korrekt bezüglich des logischen und des zeitlichen Verhaltens befunden, so erfolgt
eine weithin automatisierte Umsetzung in das Layout eines Schaltkreises.
Gerade an dieser Stelle hat der Nutzer nun die Auswahl zwischen sehr verschiedenen Varianten für
die Implementierung der Logik.
Heute sind Entwurfssysteme verfügbar, welche den Schaltkreisentwurf noch weiter automatisieren.
Stand der Technik ist die automatische Synthese logischer Netze aus Booleschen Gleichungen. Die
Abbildung dieser synthetisierten Netze auf eine Bibliothek vorenetworfener logischer Zellen nennt
man "Technology Mapping". Dabei enthalten heutige Bibliotheken nicht nur Grundgatter, sondern
komplexe Logik-Baugruppen (Flip-Flops, Register, Addierer, Multiplizierer, ALUs) bis hin zu
kompletten Mikroprozessoren. Man kann also nicht nur mit vorentworfenen und charakterisierten
Gatter-Bausteinen entwerfen, auch größere Funktionsblöcke werden von IC-Herstellern angeboten
(Addierer, Multiplizierer, ALUs, Speicher, Rechner-Kerne, Bausteine für die digitale Signalverarbeitung).
Wissenschaftlich gelöst und ebenfalls kommerziell verfügbar, aber noch nicht allgemein verbreitet ist
die sogenannte "High-Level-Synthese".
Darunter versteht man die Umsetzung einer Verhaltensbeschreibung für ein digitales System, zum
Beispiel geliefert durch ein C-Programm, in eine Strukturbeschreibung, bestehend aus Registern und
arithmetisch-logischen Einheiten sowie einem endlichen Automaten zur Steuerung des Datenflußes.
Die Technologie der Entwurfsautomatisierung wird in einen speziellen Vorlesung im Hauptstudium
behandelt.
8.9.3 Logik-Realisierungen
Seit etwa Beginn der 80er Jahre, ziemlich genau seit der Einführung der CMOS-Technologie,
wurden von Halbleiter-Herstellern (Siemens, Philips, VLSI Technologies Inc, LSI Logic, etc.)
Bibliotheken vorentworfener logischer Zellen jeweils für den eigenen IC-Fertigungsprozeß verfügbar.
Diese sogenannten "Standardzellen" haben eine gemeinsame Höhe und genau bestimmte Stellen für
die äußeren Anschlüsse. Die Verbindungen der Betriebsspannung (VDD) und der Masse (GND)
werden durch Aneinanderlegen solcher Zellen hergestellt.
VDD
GND
Signalanschlüsse
Zellen Zellen
Verdrahtungskanal
Zellen
44
Pads
Abb. 8.68: Konzept der Standardzellen und IC-Layout aus Standardzellen