1.8 Grundlagen der Digitaltechnik
1.8 Grundlagen der Digitaltechnik
1.8 Grundlagen der Digitaltechnik
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
Informatik V, Kap. 8, WS 98/99<br />
Typ Kenn- Pv / mW Td / ns Pv * tp / pJ fmax / MHz<br />
buchst.<br />
Stand. TTL - 10 10 100 35<br />
High Speed TTL H 22 5 110 80<br />
Low-Power TTL L 1 30 30 3<br />
Schottky TTL S 20 3 60 125<br />
Low-Power LS 2 10 20 4<br />
Schottky TTL<br />
LP adv. TTL ALS 1 3 3 35 bis 50<br />
Advanced<br />
Schottky TTL AS 8,5 1,5 12 125 bis 200<br />
FAST TTL FAST, T 4 1,5 6 100<br />
CMOS High- HCT, HC 1,75 10 bis 12 1,4 25 - 50<br />
Speed TTL ( 0,5 uW / kHz) (0,005 pJ / kHz)<br />
CMOS adv. AC, ACT 0,8uW / kHz 3 0,002 pJ / kHz 100<br />
TTL<br />
BICMOS TTL BCT 1 3 3 120<br />
Abb. 8.59: Übersicht über die TTL-Schaltkreisfamilie<br />
Bemerkenswert ist auch, daß seit den 70er Jahren TTL-kompatible CMOS-Schaltkreise entwickelt<br />
wurden, die sich zunächst durch geringe Leistungsaufnahme bei kleinen Schaltgeschwindigkeiten<br />
auszeichneten. In den letzten TTL- kompatiblen CMOS-Serien werden aber immerhin Schaltzeiten<br />
im Bereich weniger ns erreicht. Abb. 8.59 vergleicht verschiedene Technologien <strong>der</strong> TTL-Familie<br />
bezüglich <strong>der</strong> Leistungsaufnahme pro Gatter, <strong>der</strong> typischen Gatter-Verzögerungszeit, des Produkts<br />
aus Verzögerung und Leistungsaufnahme und <strong>der</strong> maximalen Taktfrequenz. Das sogenannte "Power-<br />
Delay-Produkt" ist ein realistischer Maßstab dafür, wie leistungshungrig bzw. sparsam eine<br />
Technologie ist. Typisch für CMOS-Schaltkreise ist die direkte Abhängigkeit <strong>der</strong> Leistungsaufnahme<br />
von <strong>der</strong> Taktfrequenz.<br />
Typ Kennbuchstabe Pv / mW td / ns Pv td / pJ<br />
Standard 10.1 ....../ .5 25 1 25<br />
10.2....../ .6 25 2 50<br />
10.5 .... 25 1,5 35<br />
High Speed 1 bis 6 70 1 70<br />
10.H100 35 1 35<br />
100.100 50 0,75 38<br />
100 E 100 30 0,6 18<br />
Abb. 8.60: Übersicht über die ECL-Schaltkreisfamilie<br />
Wie Tabelle 8.60 zeigt, sind ECL-Bausteine mit Gatter-Verzögerungen weit unter 1 ns kommerziell<br />
erhältlich. In mittelhoch-integrierter Form als Gate-Arrays mit bis zu ca. 20 000 Gattern sind bei<br />
ECL auch Gatter-Verzögerungen um 0,1 ns (100 ps) realisiert worden.<br />
Verschiedene CMOS-Logiken im Vergleich zeigt Abb. 4.52. Bis auf die Standard-Familie, die mit<br />
Spannungen bis 15 V betrieben werden kann und die man als "langsame störfeste Logik"<br />
kennzeichnen könnte, sind die an<strong>der</strong>en Familien TTL-kompatibel, was auch durch die Bezeichnung<br />
74....C... gekennzeichnet ist. Auch hier ist wie<strong>der</strong> die Verlustleitung eine direkte Funktion <strong>der</strong><br />
Schaltgeschwindigkeit bzw. <strong>der</strong> Taktfrequenz des Systems.<br />
38