1.8 Grundlagen der Digitaltechnik

Weitere Magazine

Empfehlungen

Info

Informatik V, Kap. 8, WS 98/99 Man kann durchaus mehrere logische Stufen dieser Art, die gemeinsam über denselben Takt f gesteuert werden, kaskadieren. Es ergeben sich aber zwei Probleme: Im "high"-Zustand des Ausgangs wird dieser nur dynamisch gespeichert. Mittels der in Cl gespeicherten Ladungsmenge wird man keine größeren Netzwerke schalten können, der Knoten entlädt sich auch durch Leckströme. Die Schaltung ist so auch empfindlich gegen eingestreute Signale von außen. Bei Verknüpfung mehrerer Gatter muß die Setzung aller Eingänge in der "high"-Phase des gemeinsamen Taktsignals erfolgen. Auch während der Precharge-Phase produzierte die Schaltung logische Werte, die an die nächste Stufe weitergegeben werden, die aber nicht unbedingt dem erst in der "discharge" -Phase ermittelten Endwert entsprechen. Reicht die Zeit nicht aus, um innerhalb der "discharge" -Phase den richtigen logischen Wert auch an das letzte Gatter zu geben, so wird unter Umständen ein falscher Wert erzeugt. Es gibt nun verschiedene Möglichkeit, die Weitergabe der "vorläufigen" logischen Werte während der Precharge-Phase an nachfolgende Stufen zu unterbinden. Die einfachste ist ein Transmission Gate, das durch ein weiteres Taktsignal (oder auch durch einen leicht verzögerten Takt f) gesteuert wird (Abb. 8. 55). f1 f1 Eingänge VDD n-Kanal - Netzwerk Q GND Cl 34 f1 f1 Ausgang Abb. 8.55: Dynamische CMOS-Schaltung mit Transmission Gate am Ausgang Eine andere Schaltungsvariante hat sich aber als günstiger erwiesen, die sogenannte Domino-Logik. f1 f1 Eingänge VDD n-Kanal - Netzwerk GND Abb. 8.55: Gatter in CMOS Domino-Logik Q Cl out
Informatik V, Kap. 8, WS 98/99 In der Domino-Logik ist der logischen Stufe jeweils ein Inverter nachgeschaltet. Damit muß zunächst nur dessen Eingang geschaltet werden. Der Inverter bewirkt aber auch, daß während der Aufladephase, zu welcher der Knoten Q auf "high" liegt, der Inverter für eine logische "0" am Ausgang out erzeugt. Dies bewirkt, daß in der "Charge" - Phase (f = 0) alle Eingänge von n- Kanal-Netzwerken fest auf "0" liegen. Erst dann, wenn die "Charge"-Phase abgeschlossen ist, kann Q auf "0" gesetzt werden und einen Signalwechsel in einer nachfolgenden Schaltung bewirken. Damit sind die Timing-Probleme weitgehend gelöst . In der Domino-Logik "fallen" die Gatter nacheinander wie die Domino-Steine in den "richtigen" Logik-Zustand. Die Discharge-Phase muß nur ausreichend lang sein. In Domino- Logik ist allerdings nur die Realisierung nicht-invertierender Gatter möglich, zusätzliche "normale" Inverter sind notwendig. Alle vorstehend gezeigten dynamischen CMOS-Schaltungen sparen zwar gegenüber der statischen Logik potentiell Transistoren ein, sie benötigen aber ein zusätzliche Takt - Netzwerk. Der Aufwand lohnt sich nur dann, wenn die Anzahl der Transistoren im n-Kanal-Netzwerk relativ groß ist. In neueren Technologien mit nur 3,3 V oder weniger Versorgungsspannung wird man möglichst schon Serienschaltungen von mehr als 2 Transistoren zu vermeiden suchen. Damit werden auch die n-Kanal-Netze prinzipiell kleiner, dynamische Logik ist damit gegenüber statischer weniger attraktiv. 8.6 BICMOS-Logik Wir haben in den letzten Kapiteln gesehen, daß MOS-Schaltungen bezüglich Intergationsdichte und Leistungsverbrauch den bipolaren Schaltungen überlegen sind, aber viel weniger als "Stromlieferanten" zum Treiben größerer Netzwerke oder längerer Verbindungsleitungen taugen. Deshalb stellt die BICMOS-Technologie als Symbiose aus CMOS- und Bipolar-Techniken eine Reihe besonderer Möglichkeiten dar. Abb. 8.57 zeigt einen Treiber, z. B. für größere Verbindungsnetze, in BICMOS-Technologie. Bezeichnend ist, daß im bipolaren Teil wieder nur npn-Transistoren als aktive Elemente verfügbar sind, welche eine bestimmte Phasendreher-Logik brauchen, um als optimale Gegentakt-Endstufe wirken zu können. in VDD Abb. 8.57: BICMOS-Treiberstufe out GND BICMOS-Schaltungen werden sowohl als diskrete Schaltkreise (z. B. TTL -kompatible 14BCT- Serie) als auch als Treiberzellen für die Verwendung innerhalb von ICs und für deren Ausgangs- Verstärkerzellen (Ausgangspads) angeboten. Für logische Verknüpfungen bleibt aber stets der CMOS-Schaltungsteil zuständig. 8.7 Gallium-Arsenid-Schaltkreise 35
Seite 1 und 2: Informatik V, Kap. 8, WS 98/99 8. G
Seite 3 und 4: Informatik V, Kap. 8, WS 98/99 Anst
Seite 5 und 6: Informatik V, Kap. 8, WS 98/99 Gün
Seite 7 und 8: Informatik V, Kap. 8, WS 98/99 8.3
Seite 9 und 10: Informatik V, Kap. 8, WS 98/99 Wie
Seite 11 und 12: Informatik V, Kap. 8, WS 98/99 Im v
Seite 13 und 14: Informatik V, Kap. 8, WS 98/99 In d
Seite 15 und 16: Informatik V, Kap. 8, WS 98/99 Die
Seite 17 und 18: Informatik V, Kap. 8, WS 98/99 n-en
Seite 19 und 20: Informatik V, Kap. 8, WS 98/99 Abb.
Seite 21 und 22: Informatik V, Kap. 8, WS 98/99 schr
Seite 23 und 24: Informatik V, Kap. 8, WS 98/99 Für
Seite 25 und 26: Informatik V, Kap. 8, WS 98/99 EEPR
Seite 27 und 28: Informatik V, Kap. 8, WS 98/99 8.5.
Seite 29 und 30: Informatik V, Kap. 8, WS 98/99 Wäh
Seite 31 und 32: Informatik V, Kap. 8, WS 98/99 Trot
Seite 33: Informatik V, Kap. 8, WS 98/99 8.5.
Seite 39 und 40: Informatik V, Kap. 8, WS 98/99 Typ
Seite 43 und 44: Informatik V, Kap. 8, WS 98/99 Date
Seite 45 und 46: Informatik V, Kap. 8, WS 98/99 Bei
Seite 47 und 48: Informatik V, Kap. 8, WS 98/99 Gate
Seite 49: Informatik V, Kap. 8, WS 98/99 Die

1.8 Grundlagen der Digitaltechnik

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

Template löschen?

Als Template speichern?