1.8 Grundlagen der Digitaltechnik

Informatik V, Kap. 8, WS 98/99
8.5.9 Dynamische CMOS-Logik
Die gegenüber nMOS hohe Zahl der Transistoren in statischen CMOS-Schaltungen war der Anlaß,
nach alternativen Schaltungstechniken zu suchen.
Zunächst ist es natürlich möglich, in CMOS eine Quasi- nMOS-Schaltungstechnik zu bauen. Dazu
wird man typischerweise einen selbstleitend geschalteten p-Kanal-Transistor als "pull-up-Transistor"
verwenden.
VDD
Eingänge
n-Kanal -
Netzwerk
GND
Abb. 8.53: Quasi-nMOS-Gatter
Ausgang
Diese Schaltung bietet wiederum alle negativen Eigenschaften der nMOS-Schaltungstechnik und hat
sich deshalb nicht durchgesetzt.
f1
f1
Eingänge
VDD
n-Kanal -
Netzwerk
GND
Abb. 8.54: Dynamische CMOS-Schaltung
Q
Cl
Den Aufbau von dynamischen CMOS-Schaltungen, welche mit weniger Transistoren auskommen als
statische CMOS-Gatter, zeigt Abb. 8.54.
Das Verhalten der Schaltung wird durch ein Taktsignal gesteuert. Wenn f = 0 ist, so wird der p-
Kanal-Transistor zwischen VDD und dem internen Knoten Q leitend.
Der Knoten und die interne Kapazität Cl werden aufgeladen.
Nimmt f den Wert "1" an, so wird der n-Kanal-Transistor unterhalb des Netzwerks leitend, der p-
Kanal-Transistor sperrt. Nun wird in Abhängigkeit von der logischen Funktion das n-Kanal-
Netzwerk leitend (für Q = 0) oder bleibt gesperrt. Der entsprechende logische Wert steht am
Ausgang an.
33