1.8 Grundlagen der Digitaltechnik
1.8 Grundlagen der Digitaltechnik
1.8 Grundlagen der Digitaltechnik
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
Informatik V, Kap. 8, WS 98/99<br />
Trotzdem zeichnet sich die CMOS-Technik dadurch aus, daß man elektrisch nahezu gleichwertige<br />
komplementäre n- und p-Kanal-Schalter bauen kann. In <strong>der</strong> Bipolartechnik ist das mit npn / pnp -<br />
Transistoren in <strong>der</strong> <strong>Digitaltechnik</strong> nie gelungen.<br />
Bei Schaltungen dieser Art muß im Gegensatz zur n-MOS-Technik, das vorherige Gatter nicht eine,<br />
son<strong>der</strong>n stets zwei Eingangslasten treiben, nämlich den p- und den n-Kanal-Transistor. Im Mittel ist<br />
<strong>der</strong> Unterschied sogar höher, da <strong>der</strong> p-Kanal-Transistor jeweils im Mittel dreifach größer als <strong>der</strong><br />
entsprechende n-kanal-Transistor sein wird. Man geht von einer im Vergleich zu nMOS drei- bis<br />
vierfach höheren Kapazität aus. Dies bedingt eine höhere Treiber-Fähigkeit, die allerdings bei<br />
längeren Verbindungsleitungen zwischen den Gattern weniger ins Gewicht fällt.<br />
Dagegen macht sich diese Kapazität direkt bei <strong>der</strong> dynamischen Verlustleistung bemerkbar.<br />
Der zweite Nachteil gegenüber nMOS ist die höhere Anzahl <strong>der</strong> Transistoren. Für ein Grundgatter<br />
mit k Eingängen wird man in nMOS k n-Kanal-Transistoren und einen p-Kanal-Transistor benötigen,<br />
in statischer CMOS-Logik sind es jeweils k p- bzw. n- Kanal-Transistoren.<br />
Die nicht-invertierenden Gatter AND und OR benötigen wie in <strong>der</strong> nMOS-Technik jeweils einen<br />
zusätzlichen Inverter (Abb. 8.49 /8.50).<br />
x1<br />
x2<br />
p- enh.<br />
n-enh.<br />
n-enh.<br />
VDD<br />
GND<br />
p- enh.<br />
31<br />
p- enh.<br />
Abb. 8.49: 2-AND-Gatter in statischer CMOS-Logik<br />
x1<br />
x2<br />
p- enh.<br />
p- enh.<br />
n-enh.<br />
GND<br />
VDD<br />
n-enh.<br />
p- enh.<br />
n-enh.<br />
GND<br />
Abb. 8.50: 2-OR-Gatter in statischer CMOS-Logik<br />
y<br />
n-enh.<br />
Wie in <strong>der</strong> nMOS-Logik ist es auch in CMOS möglich, komplexe Gatterfunktionen einstufig zu<br />
realisieren.<br />
y