1.8 Grundlagen der Digitaltechnik

Informatik V, Kap. 8, WS 98/99
In der sogenannten statischen CMOS-Logik werden die logischen Gatter voll komplementär
aufgebaut. Jedem n-Kanal-Transistor entspricht ein p-Kanal-Transistor, der auch vom selben
Eingang geschaltet wird. Als Beispiel sei das 2-fach NAND- Gatter betrachtet (Abb. 8.47).
x1
x2
VDD
p- enh.
n-enh.
n-enh.
GND
p- enh.
y
30
x1 x2 y
0 0 1
0 1 1
1 0 1
1 1 0
Abb. 8.47: 2-NAND-Gatter in statischer CMOS-Logik
Der Serienschaltung von 2 Transistoren im n-Kanal-Teilnetz entspricht eine Parallelschaltung im p-
Kanal-Teilnetz. Außer für Umschaltvorgänge ist entweder nur das p-Kanal-Netz oder das n-Kanal-
Netz leitend. Ein statischer Stromfluß zwischen VDD und GND tritt nicht auf (bzw. ist, wenn er
auftritt, ein Abzeichen für Fertigungsfehler). Das zweite statische Grundgatter, das NOR, ist in Abb.
8. 48 dargestellt.
x1
x2
VDD
p- enh.
p- enh.
n-enh.
GND
y
n-enh.
x1 x2 y
0 0 1
0 1 0
1 0 0
1 1 0
Abb. 8.48: NOR-Gatter in statischer CMOS-Technologie
Im NOR tritt mit parallelen n-Kanal-Transistoren und seriellen p-Kanal-Transistoren die zum NAND
komplementäre Struktur auf.
Beide Grundgatter sind in dieser Form praktisch verwendbar. Im Zweifelsfall wird man wegen der
geringeren Leitfähigkeit von p-Kanal-Transistoren gegenüber n-Kanal-Typen (etwa Faktor 3 bei
gleichen Abmessungen), welche sich bei Serienschaltung stärker auswirkt, das NAND vorziehen.
Sollen in CMOS-Schaltungen ein p-Kanal und eine n-Kanal-Transistor den gleichen Kanalwiderstand
haben, so ist beio gleicher Kanallänge der p-Kanal-Transistor etwa dreifach breiter aufzubauen.
Deshalb werden in Serie geschaltete p-Kanal-Transistoren, deren Kanalwiderstände sich dabei
addieren (wie im NOR) eher vermieden.