1.8 Grundlagen der Digitaltechnik
1.8 Grundlagen der Digitaltechnik
1.8 Grundlagen der Digitaltechnik
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
Informatik V, Kap. 8, WS 98/99<br />
EEPROMs lassen sich in <strong>der</strong> Schaltung elektrisch programmieren und auch wie<strong>der</strong> löschen (mittels<br />
einer zweiten, höheren Versorgungsspannung). Hier wird beim Löschen <strong>der</strong> Tunnel-Effekt auch in<br />
umgekehrter Richtung ausgenutzt.<br />
Da das Oxid durch die Programmierungsvorgänge doch in seiner Qualität beeinträchtigt wird, sind<br />
nur ca. 10**4 bis 10**6 komplette Umprogrammierungen möglich. Charakteristisch ist auch für alle<br />
EPROMs, daß ein Lesevorgang ca. 10 ns dauert, ein Schreibvorgang aber etwa 10 ms. Sie lassen<br />
sich damit nicht anstelle von RAMs verwenden.<br />
Eine beson<strong>der</strong>e Variante bilden die sogenannten Flash-EEPROMs:<br />
Hier sind die Speicherzellen nicht einzeln löschbar, son<strong>der</strong>n man löscht jeweils einen ganzen<br />
Memory-Sektor o<strong>der</strong> einen ganzen Speicherchip. Damit verhält sich ein EEPROM bezüglich <strong>der</strong><br />
Löscheigenschaften wie ein EPROM, allerdings ist eine Löschung in ca. 10 ms möglich. Gegenüber<br />
einem normalen EEPROM ist eine wesentlich größere Speicherdichte verfügbar.<br />
8.5.6 Reguläre logische Makros<br />
Die nMOS-Technik mit ihren einfachen Strukturen erlaubt auch die Realisierung von Logik nicht im<br />
sogenannten "krausen" Aufbau aus Einzelgatter, son<strong>der</strong>n als reguläre logische Makros. Am<br />
wichtigsten für die Anwendung sind "programmable logic arrays (PLAs) geworden, also<br />
programmierbare logische Fel<strong>der</strong>. Die prinzipielle Funktion eines PLAs zeigt Abb. 8.42.<br />
VDD<br />
VDD<br />
AND - Plane<br />
A B<br />
Y2 = A + B = A * B<br />
Y1 = A + B = A * B<br />
25<br />
VDD<br />
OR - Plane<br />
Z = Y1 * Y2<br />
= Y1 + Y2<br />
Abb. 8.42: Prinzip des Programmierbaren logischen Feldes (Array)<br />
Die Eingänge <strong>der</strong> Schaltung (A, B) werden zunächst aufgespalten und sind dann in invertierter und<br />
nicht-invertierter Form vorhanden. Diese Signale werden auf (hier senkrechte) Poly-Silizium-<br />
Leitungen geführt, welche senkrecht dazu angeordnete Diffusionsflächen kreuzen und damit<br />
Transistoren bilden. Diese Transistoren sind stets einseitig mit Masse verbunden, <strong>der</strong> an<strong>der</strong>e<br />
Anschluß kann wahlweise (programmierbar) mit einer Metall-Leitung verknüpft sein, welche<br />
ihrerseits über einen Depletion-Transistor mit <strong>der</strong> Betriebsspannung (VDD) verbunden ist.<br />
Diese (hier senkrechte) Metall-Leitung kann also über einen Transistor auf Null-Potential geschaltet<br />
werden, wenn <strong>der</strong> entsprechende Transistor angeschlossen ist und das zugehörige Eingangsignal auf<br />
"high" liegt.