1.8 Grundlagen der Digitaltechnik

Weitere Magazine

Empfehlungen

Info

Informatik V, Kap. 8, WS 98/99 Bei ausreichend hohen Spannungen zwischen Kanal und Gate können sogenannte "heiße" Elektronen, welche aus dem elektrischen Feld ausreichend viel Energie aufgenommen haben, die dünne Oxidschicht durchtunneln und sich auf der Gate-Elektrode sammeln, wobei die Oxidschicht nicht zerstört wird. Die gespeicherte Ladung wird über Zeiträume von einigen Jahren (Chip in der Dunkelheit) aber mindestens für einige Wochen (Chip im Sonnenlicht) gespeichert bleiben. Um überhaupt programmieren zu können, benötigt man einen sogenannten FAMOS-Transistor (floating gate MOS), der zwei Gates übereinander besitzt (Abb. 8.40). p-Substrat Abb. 8.40 : FAMOS- Transistor mit doppeltem Gate 24 Steuer-Gate Isoliertes Gate Für die Programmierung wird das obere, nach außen anschließbare Gate auf eine hohe Spannung gegenüber dem Kanal vorgespannt. Von den durch den Tunnel-Effekt fließenden Elektronen gelangt ein Teil zum unteren, isolierten Gate und bleibt dort gespeichert. Als Folge dieser Ladung verschiebt sich die Schwellenspannung des Transistors zu höheren Werten. Damit lassen sich entsprechend bei der normalen Betriebsspannung leitende bzw. nicht-leitende Kreuzungspunkte einstellen. EPROMs sind durch Bestrahlung mit UV-Licht hoher Intensität für einige Minuten (ca. 10 bis 20) wieder löschbar. Charakteristisch ist das Quarzglasfenster in den Gehäusen von EPROMs. Bei elektrisch programmierbaren und löschbaren PROMs (EEPROMs) wird ebenfalls ein MOS- Transistor mit doppeltem Gate verwendet, den man hier auch als FLOTOX-MOSFET bezeichnet. Er besitzt ein einer Stelle ein extrem dünnes Gate-Oxid, durch das Elektronen bei Programmierung und Löschung in beiden Richtungen tunneln können (Abb. 8.41). Isoliertes Gate Steuer-Gate p-Substrat Tunnel-Oxid Auswahl-Gate Abb. 8.41: EEPROM-Zelle mit FLOTOX-Transistor und Auswahltransistor
Informatik V, Kap. 8, WS 98/99 EEPROMs lassen sich in der Schaltung elektrisch programmieren und auch wieder löschen (mittels einer zweiten, höheren Versorgungsspannung). Hier wird beim Löschen der Tunnel-Effekt auch in umgekehrter Richtung ausgenutzt. Da das Oxid durch die Programmierungsvorgänge doch in seiner Qualität beeinträchtigt wird, sind nur ca. 10**4 bis 10**6 komplette Umprogrammierungen möglich. Charakteristisch ist auch für alle EPROMs, daß ein Lesevorgang ca. 10 ns dauert, ein Schreibvorgang aber etwa 10 ms. Sie lassen sich damit nicht anstelle von RAMs verwenden. Eine besondere Variante bilden die sogenannten Flash-EEPROMs: Hier sind die Speicherzellen nicht einzeln löschbar, sondern man löscht jeweils einen ganzen Memory-Sektor oder einen ganzen Speicherchip. Damit verhält sich ein EEPROM bezüglich der Löscheigenschaften wie ein EPROM, allerdings ist eine Löschung in ca. 10 ms möglich. Gegenüber einem normalen EEPROM ist eine wesentlich größere Speicherdichte verfügbar. 8.5.6 Reguläre logische Makros Die nMOS-Technik mit ihren einfachen Strukturen erlaubt auch die Realisierung von Logik nicht im sogenannten "krausen" Aufbau aus Einzelgatter, sondern als reguläre logische Makros. Am wichtigsten für die Anwendung sind "programmable logic arrays (PLAs) geworden, also programmierbare logische Felder. Die prinzipielle Funktion eines PLAs zeigt Abb. 8.42. VDD VDD AND - Plane A B Y2 = A + B = A * B Y1 = A + B = A * B 25 VDD OR - Plane Z = Y1 * Y2 = Y1 + Y2 Abb. 8.42: Prinzip des Programmierbaren logischen Feldes (Array) Die Eingänge der Schaltung (A, B) werden zunächst aufgespalten und sind dann in invertierter und nicht-invertierter Form vorhanden. Diese Signale werden auf (hier senkrechte) Poly-Silizium- Leitungen geführt, welche senkrecht dazu angeordnete Diffusionsflächen kreuzen und damit Transistoren bilden. Diese Transistoren sind stets einseitig mit Masse verbunden, der andere Anschluß kann wahlweise (programmierbar) mit einer Metall-Leitung verknüpft sein, welche ihrerseits über einen Depletion-Transistor mit der Betriebsspannung (VDD) verbunden ist. Diese (hier senkrechte) Metall-Leitung kann also über einen Transistor auf Null-Potential geschaltet werden, wenn der entsprechende Transistor angeschlossen ist und das zugehörige Eingangsignal auf "high" liegt.
Seite 1 und 2: Informatik V, Kap. 8, WS 98/99 8. G
Seite 3 und 4: Informatik V, Kap. 8, WS 98/99 Anst
Seite 5 und 6: Informatik V, Kap. 8, WS 98/99 Gün
Seite 7 und 8: Informatik V, Kap. 8, WS 98/99 8.3
Seite 9 und 10: Informatik V, Kap. 8, WS 98/99 Wie
Seite 11 und 12: Informatik V, Kap. 8, WS 98/99 Im v
Seite 13 und 14: Informatik V, Kap. 8, WS 98/99 In d
Seite 15 und 16: Informatik V, Kap. 8, WS 98/99 Die
Seite 17 und 18: Informatik V, Kap. 8, WS 98/99 n-en
Seite 19 und 20: Informatik V, Kap. 8, WS 98/99 Abb.
Seite 21 und 22: Informatik V, Kap. 8, WS 98/99 schr
Seite 23: Informatik V, Kap. 8, WS 98/99 Für
Seite 27 und 28: Informatik V, Kap. 8, WS 98/99 8.5.
Seite 29 und 30: Informatik V, Kap. 8, WS 98/99 Wäh
Seite 31 und 32: Informatik V, Kap. 8, WS 98/99 Trot
Seite 33 und 34: Informatik V, Kap. 8, WS 98/99 8.5.
Seite 35 und 36: Informatik V, Kap. 8, WS 98/99 In d
Seite 39 und 40: Informatik V, Kap. 8, WS 98/99 Typ
Seite 43 und 44: Informatik V, Kap. 8, WS 98/99 Date
Seite 45 und 46: Informatik V, Kap. 8, WS 98/99 Bei
Seite 47 und 48: Informatik V, Kap. 8, WS 98/99 Gate
Seite 49: Informatik V, Kap. 8, WS 98/99 Die

1.8 Grundlagen der Digitaltechnik

Erfolgreiche ePaper selbst erstellen

Template löschen?

Als Template speichern?