1.8 Grundlagen der Digitaltechnik

Weitere Magazine

Empfehlungen

Info

Informatik V, Kap. 8, WS 98/99 Typisch ist allerdings für EPROMs und EEPROMs, daß die für die Programmierung und Re- Programmierung benötigte Spannung wesentlich höher liegt als die normale Versorgungsspannung von 5 V, typischerweise bei ca. 30V. Dies und die relativ langsame Programmierprozedur verhindern den Einsatz von EEPROMs als "nicht flüchtige RAMs". Den architektonischen Aufbau von ROM-Speichern zeigt Abb. 8.37. Eingangsadresse A7 A3 A2 A1 A0 CS 1 aus 32 Decoder 31 1 0 Spalte 22 Verknüpfung Zeile Speichermatrix 32 * 32 0...7 0...7 0...7 0...7 1 aus 8 1 aus 8 1 aus 8 1 aus 8 D0 D1 D2 D3 Datenausgang Abb. 8.37: Matrix-Aufbau eines ROM-Speichers Die prinzipielle Organisation eines ROM-Speichers entspricht weitgehend der von RAMs. Über eine Adressdekodierung greift man auf die entsprechende Speicherzelle zu. Die Adressierung erfolgt entweder bitweise oder (zweidimensionale Adressierung) oder (meistens) wortweise mit gleichzeitiger Adressierung mehrerer Zellen. (Anmerkung: In den meisten Rechnern ist ein 8-Bit-Wort (Byte) die kleinste adressierbare Einheit. Nur in einigen Mikrocontrollern gibt es einzeln adressierbare Zellen. DRAM-Bausteine sind allerdings meistens mit 1 Bit Breite ausgeführt, so daß z. B. bei Verwendung von 16 M mal 1 Bit- Bausteinen gleichzeitig ein bestimmtes Bit in 8 DRAM-Bausteinen gleichzeitig adressiert wird.) Bei großer Wortbreite erhält man eine eindimensionale oder lineare Adressierung. Mit einer Adreßbreite von k Bit kann man über einen Adreßdekoder eine von 2**k möglichen Wortleitungen auswählen. Liegt eine Wortbreite von m Bit vor, so kann man bei m Bitleitungen und einer m-spaltigen Matrix von einer Speicherkapazität von C = 2**k mal m Bits ausgehen. Aus Platzgründen ist es effektiv, möglichst von quadratischen Formen von Speicher-Sektoren auszugehen (Abb. 8 37). Als Beispiel sei ein 256 mal 4 Bit ROM-Speicher gewählt (k = 8, m = 4). Er wird in Form einer 32 mal 32 Bit- Matrix organisiert, die in 4 Blöcke zu je 8 Spaltenleitungen aufgeteilt ist. Die Adressen sind wiederum gegliedert in die Spaltenadressen auf den Bits A0, A1 und A2 sowie die Zeilenadressen A3 bis A7. Für die Auswahl der Zeile wird ein 1-aus 32-Dekoder benötigt, das Ausgangsbit wird über 1 - aus 8-Multiplexer ausgewählt. Die vier Ausgangsleitungen sind über eine CS (Chip-Select) -Signal direkt auf einen bidirektionalen Bus schaltbar. Da man nur die Speicherzelle erreicht, deren Bit- und Wortleitung gleichzeitig oder "koininzident" adressiert sind, nennt man diese Art der Adressierung auch "Koinzidenz-Adressierung".
Informatik V, Kap. 8, WS 98/99 Für die ROMs ist die Funktion der einzelnen Speicherzelle sehr einfach (etwa im Vergleich zu dynamischen RAMs): "1" bedeutet eine Verbindung zwischen Wort- und Bitleitung "0" bedeutet keine Verbindung zwischen Wort- und Bitleitung Die einzelnen Typen von ROMs (PROMs etc.) unterscheiden sich vornehmlich in der Auslegung dieser Verbindung. WL VDD BL BL VDD "1" "0 " Abb. 8.38: Programmierung von Festwertspeichern Die Verbindung in einer bestimmten Zelle zwischen Bit-Line und Word-Line erfolgt bei maskenprogrammierten ROMs über Transistoren an den Kreuzungspunkten. Die Programmierung (als Bestandteil des Herstellungsprozesses) besteht entweder darin, die MOS- Transistoren an den Kreuzungspunkten wahlweise mit einem dicken Oxid unter dem Gate (sperrend) oder einem dünnen Gate-Oxid (leitend) zu versehen. Eine andere Alternative ist der wahlweise auszuführende Anschluß des Transistors an die Word-Leitung (über metallischen Kontakt). Bei programmierbaren Bausteinen (PROMs) kann man zwei Prinzipien anwenden: Bei sogenannten "Fusible Links" (schmelzbaren Verbindungen) sind an allen Knoten zunächst Verbindungen über Dioden mit in Serie geschalteten Widerständen vorhanden. Durch selektive Beaufschlagung bestimmter Verbindungsstellen mit Überströmen kann man die Widerstände "durchbrennen", also die Verbindung wahlweise aufheben. Das Gegenteil sind sogenannte "Antifuses". Dort wird an den Verbindungsstellen z. B. ein bipolarer Transistor eingefügt, dessen E-B-Übergang bei der Programmierung überlastet und kurzgeschlossen wird. In beiden Fällen benötigt man ein spezielles Programmiergerät. Auch ist eine einmal erfolgte "Behandlung" an einem Kreuzungspunkt nicht mehr rückgängig zu machen. Elektrisch programmierbare Bausteine vom EPROM (erasable programmable ROMs) benutzen deshalb ein anderes Prinzip (Abb. 8.39). Isoliertes Gate p-Substrat Abb. 8.39: Tunnel-Effekt beim MOS-Transistor 23
Seite 1 und 2: Informatik V, Kap. 8, WS 98/99 8. G
Seite 3 und 4: Informatik V, Kap. 8, WS 98/99 Anst
Seite 5 und 6: Informatik V, Kap. 8, WS 98/99 Gün
Seite 7 und 8: Informatik V, Kap. 8, WS 98/99 8.3
Seite 9 und 10: Informatik V, Kap. 8, WS 98/99 Wie
Seite 11 und 12: Informatik V, Kap. 8, WS 98/99 Im v
Seite 13 und 14: Informatik V, Kap. 8, WS 98/99 In d
Seite 15 und 16: Informatik V, Kap. 8, WS 98/99 Die
Seite 17 und 18: Informatik V, Kap. 8, WS 98/99 n-en
Seite 19 und 20: Informatik V, Kap. 8, WS 98/99 Abb.
Seite 21: Informatik V, Kap. 8, WS 98/99 schr
Seite 25 und 26: Informatik V, Kap. 8, WS 98/99 EEPR
Seite 27 und 28: Informatik V, Kap. 8, WS 98/99 8.5.
Seite 29 und 30: Informatik V, Kap. 8, WS 98/99 Wäh
Seite 31 und 32: Informatik V, Kap. 8, WS 98/99 Trot
Seite 33 und 34: Informatik V, Kap. 8, WS 98/99 8.5.
Seite 35 und 36: Informatik V, Kap. 8, WS 98/99 In d
Seite 39 und 40: Informatik V, Kap. 8, WS 98/99 Typ
Seite 43 und 44: Informatik V, Kap. 8, WS 98/99 Date
Seite 45 und 46: Informatik V, Kap. 8, WS 98/99 Bei
Seite 47 und 48: Informatik V, Kap. 8, WS 98/99 Gate
Seite 49: Informatik V, Kap. 8, WS 98/99 Die

1.8 Grundlagen der Digitaltechnik

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

Template löschen?

Als Template speichern?