1.8 Grundlagen der Digitaltechnik
1.8 Grundlagen der Digitaltechnik
1.8 Grundlagen der Digitaltechnik
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
Informatik V, Kap. 8, WS 98/99<br />
n-enh.<br />
A B<br />
GND<br />
VDD<br />
n-depl.<br />
n-enh.<br />
n-depl.<br />
n-enh.<br />
out<br />
A<br />
B<br />
VDD<br />
n-depl.<br />
n-enh.<br />
n-enh.<br />
17<br />
GND<br />
n-depl.<br />
n-enh.<br />
Abb. 8.29: nMOS-Implementierung <strong>der</strong> AND und OR - Funktion.<br />
Natürlich ist es auch möglich, logische Grundgatter mit mehr als einem Eingang zu realisieren. Im<br />
Falle des NOR ist dies relativ unproblematisch: Man muß weitere Transistoren parallelschalten, was<br />
nur die Kapazität des Ausgangsknotens erhöht.<br />
Will man z. B. ein NAND mit 8 Transistoren realisieren, so müßten aber 8 Transistoren in Serie<br />
geschaltet werden. Hier ergibt sich dann das Problem, daß diese Transistoren mit zunehmen<strong>der</strong><br />
Anzahl in Serie umso langsamer schalten, je weiter sie vom GND-Anschluß entfernt sind. Dieser<br />
Effekt ist eine Folge <strong>der</strong> Tatsache, daß alle Transistoren mit ihrem "Bulk"- o<strong>der</strong> Substratanschluß mit<br />
Masse verbunden sind. Praktische wird man deshalb kaum über ca. 4 Transistoren in Serie<br />
hinausgehen. 8-fach NANDs wird man deshalb in 2- o<strong>der</strong> mehrstufiger Logik realisieren.<br />
Die nMOS-Technologie erlaubt aber die Implementierung sogar mehrstufiger Logik innerhalb eines<br />
sogenannten Komplexgatters (Abb. 8. 30).<br />
A<br />
B<br />
C<br />
n-enh.<br />
VDD<br />
n-depl.<br />
n-enh.<br />
n-enh. n-enh.<br />
nenh.<br />
D<br />
E<br />
out<br />
GND<br />
out = A B C + D E NAND - NOR<br />
Abb. 8.30: nMOS Komplexgatter (NAND-NOR)<br />
out<br />
A B C D E out<br />
0 0 0 0 0 1<br />
0 0 0 0 1 1<br />
0 0 0 1 0 1<br />
0 0 0 1 1 0<br />
0 0 1 0 0 1<br />
0 0 1 0 1 1<br />
0 0 1 1 0 1<br />
0 0 1 1 1 0<br />
0 1 0 0 0 1<br />
0 1 0 0 1 1<br />
0 1 0 1 0 1<br />
0 1 0 1 1 0<br />
usw.<br />
1 1 1 0 0 0<br />
1 1 1 0 1 0<br />
1 1 1 1 0 0<br />
1 1 1 1 1 0<br />
Damit läßt sich Logik relativ kompakt realisieren. Durch den Substrateffekt sind auch hier praktische<br />
Grenzen gesetzt. In einer "Serie" von Transistoren wie denen mit den Eingängen A, B, C in Abb.<br />
8.30 sind diese Transistoren, auch bei gleicher Größe und Breite, elektrisch nicht völlig gleichwertig.<br />
Sie liegen mit dem Source-Anschluß nur für C an <strong>der</strong> Masse, in den an<strong>der</strong>en Fällen fast immer auf<br />
einem höheren Potential. Dagegen ist <strong>der</strong> Substrat-Anschluß (bulk) in allen Fällen mit <strong>der</strong> Masse<br />
verbunden. Dies führt dazu, daß die Schaltgeschwindigkeit <strong>der</strong> Transistoren mit zunehmendem<br />
"Abstand" von GND abnimmt.