1.8 Grundlagen der Digitaltechnik
1.8 Grundlagen der Digitaltechnik
1.8 Grundlagen der Digitaltechnik
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
Informatik V, Kap. 8, WS 98/99<br />
Die nMOS-Technologie verwendet als Grundelemente einen selbstsperrenden Transistor als aktiven<br />
Schalter und einen weitere Transistor als Lastelement..<br />
GND<br />
VDD<br />
n-enh. n-enh.<br />
n-enh.<br />
VDD2 VDD<br />
VDD1<br />
n-enh.<br />
14<br />
n-depl.<br />
n-enh.<br />
A B C<br />
Abb. 8.23: Grundtypen von nMOS-Invertern<br />
Wie in Kapitel 7 vorgestellt, kann man einen im Anlaufbereich betriebenen selbstsperrenden o<strong>der</strong><br />
selbstleitenden MOS-Transistor als Wi<strong>der</strong>stand verwenden.<br />
Die unterschiedlichen Möglichkeiten zeigt Abb. 8.23. Die ersten gefertigten nMOS-Schaltungen<br />
enthielten nur selbstsperrende n-Kanal-FETs. Das Lastelement besteht aus einem FET, dessen Gate<br />
z. B. mit <strong>der</strong> Betriebsspannung (8.23 A) verbunden ist. Dieser Transistor wird dann, wenn die<br />
Spannung am Ausgang von "low" auf "high" umschaltet, leitend, um die Ausgangslast umzuladen.<br />
Wenn die Spannung am Ausgang dabei auf Werte steigt, die höher liegen als Vdd - Uth, so wird<br />
dieser Transistor faktisch vom Durchlaß- in den Sperrbereich umgeschaltet. Das Resultat ist eine<br />
sehr langsame Aufladung <strong>der</strong> Lastkapazität bis zum Wert Vdd <strong>der</strong> Ausgangsspannung.<br />
Der Umschaltvorgang ist wie<strong>der</strong> durch die Ausgangs-Kennlinien des aktiven Schalttransistors und<br />
passiven Lasttransistors betimmt. Im Unterschied zum linearen Lastwi<strong>der</strong>stand ergeben sich aber<br />
jetzt an<strong>der</strong>e Übertragungskennlinien (Abb. 8.24).<br />
I KS<br />
I DS<br />
U GS als Parameter<br />
Lastkennlinie R D<br />
selbstsperren<strong>der</strong><br />
Lasttransistor<br />
U LL<br />
U DS<br />
U GS<br />
VDD<br />
n enh.<br />
n-enh.<br />
out<br />
GND<br />
Lasttransistor: U GS = U DS<br />
Abb. 8.24: Kennlinien des MOS-Inverters mit selbstsperrendem Last-Transistor<br />
Ein schnelleres Umladen erhält man, wenn für das Gate des Lasttransistors eine zweite, höhere<br />
Versorgungsspannung zur Verfügung steht. (4. 21 B) Tatsächlich wurden in den 70er Jahren<br />
CMOS-ICs mit zwei verschiedenen Versorgungsspannungen gefertigt. Diese Lösung wird allerdings<br />
wegen des Bedarfs an zusätzlichen Leitungen und Netzgeräten die Systemkosten erheblich steigern.