1.8 Grundlagen der Digitaltechnik
1.8 Grundlagen der Digitaltechnik
1.8 Grundlagen der Digitaltechnik
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
Informatik V, Kap. 8, WS 98/99<br />
Im vertikalen pnp-Transistor bildet das Grundsubstrat den Kollektor, was für die Schaltungstechnik<br />
ungünstig ist.<br />
Im lateralen pnp-Transistor hat man den Kollektor "frei" verfügbar, aber we<strong>der</strong> die Geometrie noch<br />
die Dotierungsdichten sind sehr günstig. Aus diesem Grunde existieren keine digitalen integrierten<br />
Technologien, die komplementäre npn- und pnp-Transistoren verwenden.<br />
8.4.2 Emitter Coupled Logic (ECL-Logik)<br />
Die schnellste bipolare Logik ist die ECL-Logik. Abb. 8.19 zeigt das Grundgatter.<br />
GND<br />
U1 Uq1 Uq2 Uref<br />
Is<br />
Abb. 8.19: Prinzip <strong>der</strong> ECL-Logik<br />
Vss (-5V)<br />
Charakteristisch ist <strong>der</strong> Aufbau des ECL-Gatters mittels einer Konstantstromquelle, die mit den<br />
Emittern <strong>der</strong> Schalttransistoren und einer negativen Versorgungsspannung verbunden ist . Es fließt<br />
also kontinuierlich ein Strom durch die Schaltung, <strong>der</strong> über die Eingangsspannungen U1 und Uref<br />
zwischen den beiden Zweigen <strong>der</strong> Schaltung hin und her geschaltet werden kann.<br />
Keiner <strong>der</strong> Transistoren erreicht dabei den Zustand <strong>der</strong> Sättigung. Auf diese Weise erhält man<br />
schnelle Schaltungen, die allerdings eine hohe Verlustleistung aufweisen. Die Ausgangsspannung<br />
wird an den Kollektor-Anschlüssen <strong>der</strong> Transistoren abgenommen. Während einer <strong>der</strong> beiden<br />
Transistoren durch ein Signal angesteuert wird, verbindet man den Eingang des zweiten parallelen<br />
Transistors mit einer auf dem Chip erzeugten Referenzspannung (Uref). Es stehen jeweils 2<br />
zueinan<strong>der</strong> invertierte Ausgangssignale (Uq1, Uq2) zur Verfügung. Sie sind allerdings in dieser<br />
vereinfachten Schaltung noch nicht zur Ansteuerung nachfolgen<strong>der</strong> Gatter geeignet.<br />
Die ECL-Logik verwendet eine negative Versorgungsspannung (-5 V) und ist deshalb mit an<strong>der</strong>en<br />
Logiken (CMOS, TTL) nicht direkt kombinierbar. Der externe Spannungshub bei ECL-Bausteinen<br />
beträgt etwa 0,8 V, <strong>der</strong> innere Hub nur 0,4 V.<br />
Sollen ECL.-Bausteine auf einer Platine mit CMOS- o<strong>der</strong> TTL-ICs kombiniert werden, so sind<br />
spezielle Wandler-Bausteine notwendig. Auf Platinen, die sowohl ECL- als auch TTL- und / o<strong>der</strong><br />
MOS-ICs besitzen, wird man jeweils neben dem Masse-Anschluß Versorgungsspannungen von + 5V<br />
und - 5 V bereitstellen müssen.<br />
ECL-Bausteine können auf Platinen direkt Verbindungsleitungen mit einem Wellenwi<strong>der</strong>stand von<br />
50 Ohm treiben (ganz im Gegensatz zu CMOS!)<br />
Ein realistisches ECL-Grundgatter zeigt Abb. 8.20.<br />
11