1.8 Grundlagen der Digitaltechnik

Weitere Magazine

Empfehlungen

Info

Informatik V, Kap. 8, WS 98/99 in VDD RL Verstärkerstufe out 10 E1 E2 Schottky-Transistor B C Multi-Emitter-Transistor Abb. 8.16: Transistor mit Schottky-Diode zur Vermeidung der Sättigung Die Schottky-Diode hat jeweils eine geringere Flußspannung als die p-n-Diode des Transistors und wirkt deshalb als effizienter Nebenschluß. Da eine solche Schottky-Diode auch günstig und ohne großen Flächenverlust in die integrierte TTL- Schaltung einbezogen werden kann, haben heute verwendete TTL- Schaltungen praktisch nur noch in sogenannter "Schottky-Logik" praktische Bedeutung, bei der alle Transistoren, die in den Zustand der Sättigung laufen könnten, eine zum B-C-Übergang parallele Schottky-Diode besitzen. Der logische Hub, das ist der Unterschied zwischen "high" und "low" - Pegel beträgt in TTL etwa 2 V. Auffällig ist, daß die TTL-Logik weitestgehend ohne pnp-Transistoren auskommt. Man kann in integrierter bipolarer Technologie auch pnp - Transistoren implementieren, aber nicht mit ähnlicher Leistungsfähigkeit wie npn-Transistoren. Sie werden aufgebaut entweder als "vertikale" oder als "laterale" pnp-Transistoren. Isolator C n++ n - P - Abb. 8. 17: Vertikaler pnp-Transistor (Schnitt) Isolator B n+ Abb. 8.18: Lateraler pnp-Transistor B n + P - C p E p + Grundsubstrat E p + C p n - Grundsubstrat Isolator Isolator
Informatik V, Kap. 8, WS 98/99 Im vertikalen pnp-Transistor bildet das Grundsubstrat den Kollektor, was für die Schaltungstechnik ungünstig ist. Im lateralen pnp-Transistor hat man den Kollektor "frei" verfügbar, aber weder die Geometrie noch die Dotierungsdichten sind sehr günstig. Aus diesem Grunde existieren keine digitalen integrierten Technologien, die komplementäre npn- und pnp-Transistoren verwenden. 8.4.2 Emitter Coupled Logic (ECL-Logik) Die schnellste bipolare Logik ist die ECL-Logik. Abb. 8.19 zeigt das Grundgatter. GND U1 Uq1 Uq2 Uref Is Abb. 8.19: Prinzip der ECL-Logik Vss (-5V) Charakteristisch ist der Aufbau des ECL-Gatters mittels einer Konstantstromquelle, die mit den Emittern der Schalttransistoren und einer negativen Versorgungsspannung verbunden ist . Es fließt also kontinuierlich ein Strom durch die Schaltung, der über die Eingangsspannungen U1 und Uref zwischen den beiden Zweigen der Schaltung hin und her geschaltet werden kann. Keiner der Transistoren erreicht dabei den Zustand der Sättigung. Auf diese Weise erhält man schnelle Schaltungen, die allerdings eine hohe Verlustleistung aufweisen. Die Ausgangsspannung wird an den Kollektor-Anschlüssen der Transistoren abgenommen. Während einer der beiden Transistoren durch ein Signal angesteuert wird, verbindet man den Eingang des zweiten parallelen Transistors mit einer auf dem Chip erzeugten Referenzspannung (Uref). Es stehen jeweils 2 zueinander invertierte Ausgangssignale (Uq1, Uq2) zur Verfügung. Sie sind allerdings in dieser vereinfachten Schaltung noch nicht zur Ansteuerung nachfolgender Gatter geeignet. Die ECL-Logik verwendet eine negative Versorgungsspannung (-5 V) und ist deshalb mit anderen Logiken (CMOS, TTL) nicht direkt kombinierbar. Der externe Spannungshub bei ECL-Bausteinen beträgt etwa 0,8 V, der innere Hub nur 0,4 V. Sollen ECL.-Bausteine auf einer Platine mit CMOS- oder TTL-ICs kombiniert werden, so sind spezielle Wandler-Bausteine notwendig. Auf Platinen, die sowohl ECL- als auch TTL- und / oder MOS-ICs besitzen, wird man jeweils neben dem Masse-Anschluß Versorgungsspannungen von + 5V und - 5 V bereitstellen müssen. ECL-Bausteine können auf Platinen direkt Verbindungsleitungen mit einem Wellenwiderstand von 50 Ohm treiben (ganz im Gegensatz zu CMOS!) Ein realistisches ECL-Grundgatter zeigt Abb. 8.20. 11
Seite 1 und 2: Informatik V, Kap. 8, WS 98/99 8. G
Seite 3 und 4: Informatik V, Kap. 8, WS 98/99 Anst
Seite 5 und 6: Informatik V, Kap. 8, WS 98/99 Gün
Seite 7 und 8: Informatik V, Kap. 8, WS 98/99 8.3
Seite 9: Informatik V, Kap. 8, WS 98/99 Wie
Seite 13 und 14: Informatik V, Kap. 8, WS 98/99 In d
Seite 15 und 16: Informatik V, Kap. 8, WS 98/99 Die
Seite 17 und 18: Informatik V, Kap. 8, WS 98/99 n-en
Seite 19 und 20: Informatik V, Kap. 8, WS 98/99 Abb.
Seite 21 und 22: Informatik V, Kap. 8, WS 98/99 schr
Seite 23 und 24: Informatik V, Kap. 8, WS 98/99 Für
Seite 25 und 26: Informatik V, Kap. 8, WS 98/99 EEPR
Seite 27 und 28: Informatik V, Kap. 8, WS 98/99 8.5.
Seite 29 und 30: Informatik V, Kap. 8, WS 98/99 Wäh
Seite 31 und 32: Informatik V, Kap. 8, WS 98/99 Trot
Seite 33 und 34: Informatik V, Kap. 8, WS 98/99 8.5.
Seite 35 und 36: Informatik V, Kap. 8, WS 98/99 In d
Seite 39 und 40: Informatik V, Kap. 8, WS 98/99 Typ
Seite 43 und 44: Informatik V, Kap. 8, WS 98/99 Date
Seite 45 und 46: Informatik V, Kap. 8, WS 98/99 Bei
Seite 47 und 48: Informatik V, Kap. 8, WS 98/99 Gate
Seite 49: Informatik V, Kap. 8, WS 98/99 Die

1.8 Grundlagen der Digitaltechnik

Erfolgreiche ePaper selbst erstellen

Template löschen?

Als Template speichern?