1.8 Grundlagen der Digitaltechnik
1.8 Grundlagen der Digitaltechnik
1.8 Grundlagen der Digitaltechnik
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
Informatik V, Kap. 8, WS 98/99<br />
8. Grundschaltungen <strong>der</strong> <strong>Digitaltechnik</strong><br />
8.1 Allgemeines<br />
Man unterscheidet grundsätzlich zwei Grundtypen elektronischer Schaltungen: In analogen<br />
Schaltungen ist die Größe einer Spannung o<strong>der</strong> eines Stromes <strong>der</strong> direkte Träger <strong>der</strong> Information.<br />
Deshalb wird man in <strong>der</strong> Analogtechnik fast immer versuchen, ein lineares Verhältnis zwischen einer<br />
Spannung am Eingang und am Ausgang z. B. eines Verstärkers zu erzielen von <strong>der</strong> Art:<br />
Uout = a * Uin<br />
herzustellen. In <strong>der</strong> <strong>Digitaltechnik</strong> ist dagegen <strong>der</strong> Absolutwert einer Spannung nicht interessant.<br />
Wenn eine Spannung eine obere Schranke überschreitet, wird sie als logisch "high" gewertet,<br />
unterschreitet sie eine untere Schranke, so wird die als "low" bezeichnet. Die <strong>Digitaltechnik</strong> hat eine<br />
2-wertige Logik, die Analogtechnik eine Logik mit theoretisch unendlich vielen verschiedenen<br />
Werten.<br />
u (t)<br />
u (t)<br />
Abb. 8.1: Digitale und analoge Signale<br />
1<br />
t<br />
high (1)<br />
low (0)<br />
Wir haben im Kapitel 7 kennengelernt, daß Halbleiter-Bauelemente typischerweise ein nichtlineares<br />
Verhältnis zwischen angelegter Spannung und durchfließenden Strom aufweisen.<br />
In <strong>der</strong> Analogtechnik wird man versuchen, die aktiven Bauelemente, also bipolare Transistoren o<strong>der</strong><br />
FETs, jeweils unabhängig voneinan<strong>der</strong> in einem konstanten Arbeitspunkt betreibt. Das bedingt<br />
wie<strong>der</strong>um kleine Signalgrößen im Vergleich zur Versorgungsspannung. Hilfreich ist auch die in <strong>der</strong><br />
diskreten (im Gegensatz zur monolithisch integrierten) Technik praktizierte Trennung <strong>der</strong> einzelnen<br />
Stufen durch Kondensatoren. Natürlich kann eine solche Konstruktion auch keine Gleichspannung<br />
übertragen. Sie hat eine untere und obere Grenzfrequenz für die übertragbaren Signale. Abb. 8.2<br />
zeigt eine solche Schaltung, wie sie z. B. in einem Verstärker für tonfrequente Signale<br />
(Audiobereich, ca. 15 Hz bis 20 kHz) oft verwendet wurde. Signale unter etwa 15 Hz sind für<br />
Menschen nicht hörbar und müssen deshalb auch nicht übertragen werden.<br />
I<br />
St. 1 St. 2 St. 3 St. 4<br />
U<br />
Abschnittsweise lineare Näherung<br />
<strong>der</strong> Diodenkennlinie<br />
Abb. 8.2: Mehrstufige analoge Verstärkerschaltung<br />
t
Informatik V, Kap. 8, WS 98/99<br />
Auf integrierten Schaltungen sind solche Konstrukte kaum verwendbar: Man kann dort die<br />
notwendigen großen Werte <strong>der</strong> Kopplungs-Kapazitäten (100 Mikrofarad und mehr) nicht realisieren,<br />
auch schwebende (also nicht einseitig an Masse abgeschlossene) Kapazitäten sind schwer zu<br />
realisieren.<br />
Deshalb sind mehrstufige Schaltungen, wenn sie auf dem IC realisiert werden, fast immer direkt<br />
gekoppelt und können auch Gleichspannungen übertragen.<br />
Generell wird <strong>der</strong> einzelne Transistor in <strong>der</strong> Analogtechnik aber ein möglichst linearer Verstärker<br />
sein sollen. Wir werden uns in dieser Vorlesung nur ganz am Rande mit analoger Schaltungstechnik<br />
beschäftigen. Das kann (und tun) <strong>der</strong> Lehrstuhl Mikroelektronik (Prof. Falter).<br />
Diese Linearität ist in <strong>der</strong> <strong>Digitaltechnik</strong> we<strong>der</strong> erwünscht noch günstig. Dort kommt es vielmehr<br />
darauf an, daß stets definierte High- bzw. Low-Pegel vorhanden sind und die Übergänge dazwischen<br />
möglichst schnell stattfinden. Eine digitale Verstärkerstufe soll außerdem in <strong>der</strong> Lage sein, Signale zu<br />
regenerieren, also aus einem langsamen high / low o<strong>der</strong> low / high - Zustandsübergang einen<br />
schnelleren mit steileren Flanken zu erzeugen. Dazu benötigt auch die digitale Schaltstufe eine hohe<br />
Verstärkung. Hat z. B. das Gatter G3 eine Spannungsverstärkung von 10, so wird es bereits<br />
Ausgangssignale von 0,5 V des Gatters G1 auf einen Ausgangswert von 5V verstärken und<br />
dementsprechend eine steile Übergangsflanke erzeugen.<br />
Bei einer Verstärkung von 10, einer Versorgungsspannung von 5 V und einer Eingangsspannung<br />
über 0,5 V wird aber bereits eine Zustand <strong>der</strong> Sättigung erreicht, das Gatter wird in seinem<br />
Ausgangspegel begrenzt, seine aktiven Transistoren geraten in den Zustand <strong>der</strong> "Sättigung".<br />
u (t)<br />
G1<br />
G2<br />
G3<br />
Ausgangssignal<br />
G3<br />
regeneriertes<br />
Signal<br />
Abb. 8.3: Mehrstufige Digitalschaltung und Signalregenerierung<br />
Im (nicht realistischen) Idealfall hat ein digitales Signal senkrechte Flanken. Läßt man den Aspekt <strong>der</strong><br />
Regenerierung außer Betracht, dann kann ein Transistor in einer Digitalschaltung als Schalter<br />
idealisiert werden, <strong>der</strong> nur die Zustände "on " (leitend) und "off" (nicht leitend) kennt.<br />
Diese Abstraktion ist in <strong>der</strong> <strong>Digitaltechnik</strong> durchaus gebräuchlich. Allerdings sind Transistoren nur<br />
als spezielle Schalter verwendbar:<br />
Ein pnp - o<strong>der</strong> ein p-Kanal-MOS- Transistor eignet sich dazu, einen internen Schaltungsknoten mit<br />
<strong>der</strong> Betriensspannung zu verbinden, während ein n-Kanal MOS-Transistor o<strong>der</strong> eine npn-Transistor<br />
einen Schaltungsknoten mit dem Masse-Anschluß verbindet.<br />
2<br />
G5<br />
t
Informatik V, Kap. 8, WS 98/99<br />
Ansteuerung<br />
Ansteuerung<br />
Ausgang<br />
Ausgang<br />
VDD<br />
GND<br />
VDD<br />
GND<br />
Abb. 8.4a: Transistoren in einer Digitalschaltung als aktive Schalter<br />
Idealerweise arbeitet eine digitale Schaltungstechnik mit solchen aktiven Schaltern, wie es die heute<br />
absolut dominierende CMOS-Technik tut.<br />
Ältere MOS-Techniken und alle bipolaren Logiken arbeiten mit nur einer Art aktiver Schalter. Dann<br />
werden zusätzlich auch Transistoren verwendet, die durch entsprechende Beschaltung als<br />
Wi<strong>der</strong>stände wirken.<br />
R<br />
Ansteuerung<br />
Ausgang<br />
3<br />
VDD<br />
GND<br />
Abb. 8.4 b: Digitalschaltung mit passivem Pull-up-Element und einseitigem aktivem Schalter<br />
Technologien mit passivem "Pull-up-Element" gegen VDD haben den Nachteil, daß im "low" -<br />
Zustand (und bei manchen Technologien sogar im high-und im low-Zustand) selbst bei Ruhe <strong>der</strong><br />
Schaltung ein Querstrom fließt.<br />
Wegen des Leistungsverbrauchs und damit verbundener Probleme <strong>der</strong> höheren Wärmebelastung im<br />
Schaltkreis eignen sich nur Technologien mit zwei aktiven Schaltern für die Großintegration.<br />
Man kann aber auch Transistoren als nicht-ideale Schalter in einem Modus einsetzen, in dem sie<br />
Signale entwe<strong>der</strong> sperren o<strong>der</strong> weiterleiten.<br />
Man spricht dann von "Pass-Transistoren" o<strong>der</strong>, wenn ein p.Kanal und ein n-Kanal-Transistor<br />
parallelgeschaltet werden, von "transmission gates". Solche Schalter sind zwar platzsparend<br />
implemen-tierbar, sie leisten aber keine Regenerierung <strong>der</strong> Signale, son<strong>der</strong>n bewirken eine<br />
Abschwächung. Der Grund liegt darin, daß die auf Durchlaß geschalteten Transistoren natürlich<br />
immer noch einen endlichen Restwi<strong>der</strong>stand aufweisen. Zusammen mit <strong>der</strong> kapazitiven Belastung<br />
ergibt sich daraus ein Tiefpaß. Nach einigen solcher Stufen (meistens mx. 2 bis 3) muß ein Signal<br />
deshalb stets wie<strong>der</strong> durch eine "aktive" Gatterschaltung regeneriert werden
Informatik V, Kap. 8, WS 98/99<br />
Quelle /<br />
Eingang<br />
Pass-Transistor<br />
GND<br />
Steuersignal<br />
Ausgang<br />
Quelle /<br />
Eingang<br />
Abb. 8.5: Pass-Transistor und Transmission Gate<br />
4<br />
Transmission Gate<br />
GND<br />
Steuersignal<br />
Steuersignal<br />
Ausgang<br />
Insbeson<strong>der</strong>e die Pass-Transistor-Schaltung ist recht hochohmig bzw. schaltet nur recht langsam<br />
vom sperrenden in den leitenden Zustand um. Wesentlich besser in dieser Beziehung ist das<br />
Transmission Gate, bei dem jeweils ein p-Kanal- und ein n-Kanal-Transistor parallelgeschaltet<br />
werden. Diese beiden Transistoren benötigen dann komplementäre Signale zur Ansteuerung.<br />
8.2 Monolithisch integrierte Schaltungen<br />
Digitale Schaltungen, die aus einzelnen diskreten Transistoren aufgebaut waren, wurden vorwiegend<br />
in den 60er Jahren in Rechnern verwendet. Seitdem haben monolithisch integrierte Schaltungen<br />
Einzug gehalten, bei denen mehrere Transistoren (in den ersten Technologien) bis zu Millionen von<br />
Transistoren (seit den 80er Jahren) gemeinsam gefertigt werden. Wir haben im letzten Kapitel bereits<br />
einzelne so gefertigte Transistoren betrachtet.<br />
N-well CMOS Technology<br />
n-channel p-channel<br />
GND VDD<br />
n+ n+ p+ p+<br />
p- bulk silicon<br />
n-well<br />
n-diffusion<br />
p-diffusion<br />
metal<br />
gate-oxide<br />
field-oxide<br />
p - bulk<br />
poly-silicon<br />
n-well<br />
Abb. 8.6: Monolithisch integrierter Schaltkreis (Schnitt durch einen Inverter in CMOS-<br />
Technologie)<br />
Auch die Schaltungstechnik, die für monolithisch integrierte Schaltkreise verwendet wird, ist speziell<br />
auf <strong>der</strong>en Fertigungsmöglichkeiten abgestimmt.<br />
Vorab ist wichtig, daß bei <strong>der</strong> Fertigung von ICs stets gewisse Toleranzen auftreten. Man wird also<br />
z. B. kaum einen Wi<strong>der</strong>stand von genau 100 Ohm fertigen können, son<strong>der</strong>n muß stets Streuungen<br />
etwa zwischen 90 und 110 Ohm tolerieren. Der Entwurf muß also stets darauf ausgelegt sein, daß<br />
eine Schaltung auch bei solchen Toleranzen noch funktioniert. Schaltungen, <strong>der</strong>en Funktion nur bei<br />
Einhaltung absoluter Werte von Bauelementen gewährleistet ist, werden auf dem IC nicht o<strong>der</strong><br />
allenfalls mit geringster Ausbeute bei <strong>der</strong> Fertigung funktionieren. Zulässig und weit verbreitet sind<br />
dagegen Techniken, bei denen die Funktion auf einem festen Verhältnis zwischen zwei Wi<strong>der</strong>ständen<br />
o<strong>der</strong> zwei Kapazitäten beruht.
Informatik V, Kap. 8, WS 98/99<br />
Günstig und flächensparend realisieren lassen sich:<br />
− p-n-Dioden gegen das Grundsubstrat, wobei für die Polung eine Vorzugsrichtung existiert, die<br />
durch die Art des Grundsubstrats (p- o<strong>der</strong> n-) bestimmt ist.<br />
− Transistoren, wobei in <strong>der</strong> bipolaren IC-Technologie vorwiegend npn-Transistoren als aktive<br />
Schalter zum Einsatz kommen. pnp-Transistoren sind möglich, sind aber vergleichsweise viel<br />
langsamer und werden aber eher als passive Wi<strong>der</strong>standselemente verwendet. In MOS-<br />
Technologien werden sowohl n-Kanal als auch p-Kanal-Transistoren als aktive Schalter benutzt.<br />
− Wi<strong>der</strong>stände etwa im Bereich zwischen 1 kOhm und 100 kOhm durch Verwendung von<br />
Transistoren, wobei aber die Wi<strong>der</strong>standswerte nicht konstant sind. Wi<strong>der</strong>standswerte bis ca. 100<br />
kOhm sind durch wi<strong>der</strong>standsbehaftete Leitungen realisierbar.<br />
− Kondensatoren gegen Masse (Grundsubstrat) von unter 0,1 pF.<br />
Transistor mit Substratanschluß<br />
an Masse<br />
(n-Kanal)<br />
GND<br />
Signalleitung<br />
o<strong>der</strong><br />
Transistor mit Substratanschluß<br />
an VDD<br />
(p-Kanal)<br />
R<br />
5<br />
=<br />
Signalleitung<br />
Abb. 8.7a: Gut realisierbare integrierte Bauelemente (MOS)<br />
npn-Transistor pnp-Transistor<br />
(aktiver Schalter) (passiv, NF)<br />
Abb. 8.7 b: Integrierte Bauelemente (bipolar)<br />
Nur schwer realisierbar sind:<br />
VDD<br />
Multi-Emitter-Transistor<br />
− "Schwebende" Dioden zwischen Leitungen<br />
− "Schwebende" Kondensatoren<br />
− präzise Wi<strong>der</strong>standswerte<br />
− Wi<strong>der</strong>stände unter 100 Ohm (ungenau) und über ca. 100 kOhm<br />
GND<br />
nur<br />
als:<br />
über 1 kOhm<br />
Abb. 8.8: In IC-Technologie bedingt realisierbare Bauelemente
Informatik V, Kap. 8, WS 98/99<br />
Kaum zu realisieren sind:<br />
− Spulen (Induktivitäten)<br />
− Transformatoren)<br />
− große Kapazitäten über ca. 10 pF<br />
− Relais und elektromechanische Komponenten<br />
Induktivität<br />
große Kapazitäten<br />
Elektromechanische<br />
Bauelemente<br />
Übertrager / Transformator<br />
6<br />
Große Wi<strong>der</strong>stände,<br />
Präzisionswi<strong>der</strong>stände<br />
Abb. 8.9: In IC-Technologie nicht realisierbare Komponenten<br />
(Induktivitäten sind bedingt möglich)<br />
Zudem existiert für alle integrierten Bauelemente ein gemeinsamer Masse (GND)-Anschluß. Damit<br />
sind Entkopplungen problematisch.<br />
In den meisten Technologien sind auch entwe<strong>der</strong> nur bipolare Transistoren o<strong>der</strong> nur MOS-<br />
Transistoren verfügbar. Mischtechnologien existieren aber.<br />
Diese Einschränkungen erscheinen für den Elektroniker, <strong>der</strong> Schaltungen auf dem "Brett" mit<br />
Komponenten aus <strong>der</strong> Schublade zu bauen gewohnt ist, schwerwiegend.<br />
Dem gegenüber stehen handfeste Vorteile:<br />
− geringe Kosten pro aktivem Bauelement<br />
(ein diskret aufgebauter Transistor kostet ca. 0,1 DM, eine Transistorfunktion in einem<br />
hochintegrierten IC ist für 10**-4 DM entsprechend 0,01 Pfg und weniger zu bekommen)<br />
− ICs haben im Vergleich zu diskreten Schaltungen eine mehrfach höhere Zuverlässigkeit und<br />
Lebensdauer<br />
− Gewicht, Platzbedarf und Leistungsverbrauch pro Transistorfunktion sind um Größenordnungen<br />
niedriger.<br />
Die Fertigung von ICs ist ein aufwendiger Prozeß, <strong>der</strong> bei mo<strong>der</strong>nen Technologien aus hun<strong>der</strong>ten<br />
von Einzelschritten besteht, die wie<strong>der</strong>um detailliert aufeinan<strong>der</strong> abgestimmt sein müssen. Damit sind<br />
ICs grundsätzlich kostengünstig nur bei Stückzahlen von Tausenden bis Millionen herstellbar.<br />
Einmal gefertigte ICs kann man, falls ein Entwurfsfehler vorliegt, kaum jemals reparieren. Sie<br />
verlangen also eine ganz neue Entwurfstechnologie (siehe Spezialvorlesung ab 6. Semester).<br />
Da das Innere von ICs von außen kaum zugänglich ist , kann man auch nur sehr beschränkt in <strong>der</strong><br />
Schaltung messen und prüfen. Deshalb verlangen ICs eine eigene, sehr spezielle Test-Technologie<br />
(Spezialvorlesung in Vorbereitung).
Informatik V, Kap. 8, WS 98/99<br />
8.3 Die Silizium-Planartechnik<br />
Seit den 60er Jahren hat sich ein grundlegendes Fertigungsverfahren für integrierte Halbleiterschaltungen<br />
entwickelt, auf dem die gesamt Mikroelektronik beruht. Man nennt dies die<br />
"Planartechik". Sie ist gekennzeichnet dadurch, daß Halbleiter-Bauelemente massenweise gleichzeitig<br />
mit Hilfe fotomechanischer Abbildungsverfahren gefertigt werde.<br />
Das Ausgangsmaterial ist stets eine Scheibe einkristallinen, hochreinen, an den Oberflächen polierten<br />
Siliziums. Bei einer Dicke von ca. 0,7 mm hat ein solcher "Wafer" einen Durchmesser von bis zu ca.<br />
30 cm. Das Grundmaterial ist, je nach Typ <strong>der</strong> zu fertigenden Schaltung, entwe<strong>der</strong> schwach p- o<strong>der</strong><br />
n-dotiert.<br />
Die verschiedenen Fertigungsschritte benutzen zumeist eine in etwa ähnliche Prozeßfolge.<br />
1. Wafer (nicht maßstäblich)<br />
2. Oxidation<br />
3. Beschichtung mit Fotolack<br />
4. Selektive Belichtung<br />
5. Selektives Entfernen <strong>der</strong><br />
<strong>der</strong> belichteten Lackstellen<br />
6. Entfernen <strong>der</strong> Oxidschicht<br />
an den belichteten Stellen<br />
7<br />
7. Strippen <strong>der</strong> Lackreste<br />
8. Selektive Dotierung <strong>der</strong><br />
geöffneten Bereiche<br />
Abb. 8.10: Grundlegende Prozeßschritte <strong>der</strong> Silizium-Planartechnik<br />
Am Anfang <strong>der</strong> Prozeßfolge steht stets die Oxidierung <strong>der</strong> Silizium-Oberflächen. Das Oxid dient als<br />
Maskierungsschicht für eine Anzahl von Prozeßschritten, weil z. B. bei Behandlung <strong>der</strong> Oberfläche<br />
des Halbleiters mit einem Dotierstoff (z. B. PH3-Gas, Phosphin) <strong>der</strong> Dotierstoff in eine Silizium-<br />
Oberfläche wesentlich schneller eindiffundiert als in eine SiO2-Oberfläche. Effektiv geschieht die<br />
Diffusion ins SiO2 so langsam, daß eine solche Schicht das darunter liegende Silizium effektiv<br />
abschirmt. Bei einem Dotierungsprozeß, <strong>der</strong> in <strong>der</strong> Regel bei etwa 1000 Grad Celsius im<br />
sogenannten Diffusionsofen stattfindet, wird als <strong>der</strong> Dotierstoff zur Bildung p- o<strong>der</strong> n-leiten<strong>der</strong><br />
Bereiche gezielt an vorher "geöffneten" Stellen in den Halbleiter eingebracht.<br />
Das selektive Öffnen selbst erfor<strong>der</strong>t einen mehrstufigen Prozeß:<br />
Im ersten Schritt wird die Silizium-Oberfläche durch Oxidation mit Sauerstoff <strong>der</strong> Wasserdampf (bei<br />
1000 Grad C. im Ofen) oxidiert. Man unterscheidet dabei die Trockenoxidation, bei <strong>der</strong> sich langsam<br />
ein sehr homogenes, hochwertiges Oxid bildet (z. B. auch für Transistor-Gates geeignet) Danach<br />
erfolgt eine Abdeckung mit einem lichtempfindlichen Kunststoff, meistens als "Fotoresist"<br />
bezeichnet.<br />
Die Übertragung von Strukturmustern für z. B. zu diffundierende Bereiche geschieht nun mittels<br />
einer selektiven Belichtung <strong>der</strong> Oberfläche z. B. durch eine Maske hindurch. Eine Quarzlampe sendet<br />
UV-Strahlung aus, die von einer als Maske wirkenden teilweise geschwärzten Glasplatte nur an den<br />
zu belichtenden Stellen durchgelassen wird. In den meisten Fällen ist <strong>der</strong> Resist an den belichteten<br />
Stellen anschließend in einem Lösungsmittel leichter löslich als die unbelichteten Teile (Positivlack).<br />
Es gibt aber auch Resist-Sorten, die nur an den belichteten Stellen unlöslich werden. (Negativlack).
Informatik V, Kap. 8, WS 98/99<br />
Nachdem so zunächst die Oberfläche des Oxids selektiv geöffnet wurde, wird anschließend ein<br />
Ätzmittel verwendet, das nur das Oxid, nicht aber den stehengebliebenen Resist angreift. Meistens<br />
wird zum Ätzen Flußsäure (HF) verwendet. Damit wird nun seinerseits das Oxid an den belichteten<br />
Stellen geöffnet.<br />
Damit existiert nun das für eine selektive Diffusion benötigte Fenster.<br />
Vor <strong>der</strong> Diffusion werden aber die stehengebliebenen Lackreste entfernt (gestrippt).<br />
Nach dem Diffusionsvorgang wird sofort wie<strong>der</strong> oxidiert, damit die behandelte Stelle für weitere<br />
Prozeßschritte maskiert ist.<br />
Im Verlauf <strong>der</strong> Herstellung eines ICs ist es einerseits notwendig, p- und n-Dotierungen an<br />
verschiedenen Stellen aufzubringen. Aber auch die Umdotierung eines schwach p-dotierten Bereichs<br />
in ein n-dotiertes Gebiet (und umgekehrt) kann notwendig werden. Beson<strong>der</strong>s kompliziert sind die<br />
Verhältnisse beim integrierten bipolaren Transistor (Abb. 8.12).<br />
E B C<br />
n++<br />
P +<br />
n+<br />
n - (epitaktisch)<br />
n++<br />
Grundsubstrat<br />
Abb. 8.12: Integrierter bipolarer Transistor<br />
8<br />
Isolator<br />
Dort muß auf ein schwach leitendes Grundsubstrat zunächst die gut leitende "vergrabene Schicht"<br />
aufgebracht werden. Dieser folgt für den Kollektor eine niedriger leitende epitaktische Schicht. Da<br />
man in eine gut leitende Schicht keine schwach leitende <strong>der</strong>selben Polarität eindotieren kann, muß<br />
auf <strong>der</strong> Oberfläche eine schwach leitende monokristalline Schicht "aufgewachsen" werden. Diesen<br />
Prozeß nennt man Epitaxie. In die Epitaxie-Schicht werden dann die mittelhoch dotierte Basis und<br />
die hoch dotierten Emitter- und Kollektor-Anschlüsse eindiffundiert.<br />
Schießlich ist noch Trennschicht zwischen verschiedenen Transistoren vorzusehen, die entwe<strong>der</strong> aus<br />
einer tiefen p-Diffusion o<strong>der</strong> einer echten Isolierschicht bestehen kann.<br />
8.4 Integrierte bipolare Schaltungen<br />
Die ersten digitalen ICs wurden in den 60er Jahren in verschiedenen bipolaren Technologien<br />
entwickelt und gefertigt.<br />
Von einer gewissen praktischen Bedeutung ist sind heute davon nur noch die Transistor-Transistor-<br />
Logik (TTL) und die Emitter-Coupled-Logic (ECL).<br />
Diese Technologien haben die Eigenschaft, daß sich bestimmte Gatter-Funktionen bevorzugt fertigen<br />
lassen (meistens NAND o<strong>der</strong> NOR). An<strong>der</strong>e logische Funktionen werden dann indirekt z. B über<br />
NANDs o<strong>der</strong> NORs realisiert.<br />
8.4.1 Transistor-Transistor (TTL) Logik<br />
Das wesentliche und typische Bauelement <strong>der</strong> TTL-Logik ist <strong>der</strong> Multi-Emitter-Transistor.<br />
E1 E2 B C<br />
n++ n++<br />
P +<br />
n+<br />
n - (epitaktisch)<br />
n++<br />
Grundsubstrat<br />
Abb. 8.13: Multi-Emitter-Transistor<br />
Isolator
Informatik V, Kap. 8, WS 98/99<br />
Wie Abb. 8.13 zeigt, ist es technologisch einfach, dem integrierten bipolaren Transistor weitere<br />
Emitter-Anschlüsse hinzuzufügen und damit eine "Multi-Emitter-Struktur" zu erzeugen. Ein solcher<br />
npn-Multi-Emitter-Transistor ist dann auch charakteristisch für die bipolare Transistor-Transistor-<br />
Logik (TTL), die wichtigste Logikfamilie für diskrete Logik-Bausteine <strong>der</strong> 60er und 70er Jahre.<br />
Abb. 8. 14 zeigt vereinfacht ein Grundgatter in TTL-Logik. Charakteristisch ist <strong>der</strong> Multi-Emitter-<br />
Transistor am Eingang.<br />
T1<br />
Eingänge<br />
Rb<br />
Ausgang<br />
T2<br />
9<br />
GND<br />
VDD<br />
Abb. 8.14: NAND -Grundgatter <strong>der</strong> TTL-Logik mit Open Collector-Ausgang<br />
Ist mindestens einer <strong>der</strong> Eingänge auf "low", so ist <strong>der</strong> Transistor T1 nie<strong>der</strong>ohmig leitend (kann in<br />
Sättigung sein). Die folgende Stufe mit T2 erhält eine Eingangsspannung nahe dem GND-Potential,<br />
zieht damit keinen nennenswerten Basisstrom und sperrt. Werden dagegen beide Eingänge auf "high"<br />
gelegt, so gerät <strong>der</strong> Transistor T1 in den aktiv inversen Betrieb, es fließt ein Strom durch die<br />
Kollektor-Basis-Diode zum Eingang von T2. Damit erhält <strong>der</strong> Ausgangstransistor T2 einen<br />
Basisstrom und wird nie<strong>der</strong>ohmig leitend. Da in diesem Fall die Basis-Emitter-Spannung des<br />
Ausgangstransistors höher als die Kollektor-Emitter-Spannung werden kann, gerät dieser Transistor<br />
in den Zustand <strong>der</strong> Sättigung und wird sehr nie<strong>der</strong>ohmig. In <strong>der</strong> "Open Collector"-Konfiguration<br />
benötigt die Schaltung einen externen Wi<strong>der</strong>stand am Ausgang gegen Vdd um zu funktionieren.<br />
Eine erweiterte, ohne externen Wi<strong>der</strong>stand verwendbare TTL-Stufe zeigt Abb. 8.15.<br />
Eingänge<br />
Rb<br />
T1<br />
GND<br />
Abb. 8.15: TTL NAND-Schaltung mit Gegentakt-Ausgang<br />
T2<br />
T4<br />
T3<br />
VDD<br />
Q<br />
Ausgang<br />
Die Schutzdioden am Schaltungseingang bewirken, daß die Spannungen am Schaltungseingang<br />
begrenzt bleiben (Schutzdioden). Die Gegentaktschaltung kann relative hohe Ströme und<br />
Stromspitzen am Ausgang liefert, ein externer Wi<strong>der</strong>stand ist nicht notwendig.<br />
TTL-Gatter mit diesem Aufbau sind relativ langsam, weil die Transistoren in den Zustand <strong>der</strong><br />
Sättigung geraten. Dabei wird jeweils, bedingt durch die große Diffusionskapazität <strong>der</strong> Dioden in<br />
Flußrichtung, eine relativ große Ladungsmenge in <strong>der</strong> Basis gespeichert. Da beim Umschalten des<br />
Transistors diese Diffusionskapazität umgeladen werden muß, schalten Schottky-Gates in<br />
sogenannter "gesättigter Logik" relativ langsam. Will man sie schneller machen, so muß man den<br />
Zustand <strong>der</strong> Sättigung vermeiden. Den Schaltungstrick zeigt Abb. 8.16.
Informatik V, Kap. 8, WS 98/99<br />
in<br />
VDD<br />
RL<br />
Verstärkerstufe<br />
out<br />
10<br />
E1 E2<br />
Schottky-Transistor<br />
B<br />
C<br />
Multi-Emitter-Transistor<br />
Abb. 8.16: Transistor mit Schottky-Diode zur Vermeidung <strong>der</strong> Sättigung<br />
Die Schottky-Diode hat jeweils eine geringere Flußspannung als die p-n-Diode des Transistors und<br />
wirkt deshalb als effizienter Nebenschluß.<br />
Da eine solche Schottky-Diode auch günstig und ohne großen Flächenverlust in die integrierte TTL-<br />
Schaltung einbezogen werden kann, haben heute verwendete TTL- Schaltungen praktisch nur noch<br />
in sogenannter "Schottky-Logik" praktische Bedeutung, bei <strong>der</strong> alle Transistoren, die in den Zustand<br />
<strong>der</strong> Sättigung laufen könnten, eine zum B-C-Übergang parallele Schottky-Diode besitzen.<br />
Der logische Hub, das ist <strong>der</strong> Unterschied zwischen "high" und "low" - Pegel beträgt in TTL etwa 2<br />
V.<br />
Auffällig ist, daß die TTL-Logik weitestgehend ohne pnp-Transistoren auskommt.<br />
Man kann in integrierter bipolarer Technologie auch pnp - Transistoren implementieren, aber nicht<br />
mit ähnlicher Leistungsfähigkeit wie npn-Transistoren.<br />
Sie werden aufgebaut entwe<strong>der</strong> als "vertikale" o<strong>der</strong> als "laterale" pnp-Transistoren.<br />
Isolator<br />
C<br />
n++<br />
n -<br />
P -<br />
Abb. 8. 17: Vertikaler pnp-Transistor (Schnitt)<br />
Isolator<br />
B<br />
n+<br />
Abb. 8.18: Lateraler pnp-Transistor<br />
B<br />
n +<br />
P -<br />
C<br />
p<br />
E<br />
p +<br />
Grundsubstrat<br />
E<br />
p +<br />
C<br />
p<br />
n -<br />
Grundsubstrat<br />
Isolator<br />
Isolator
Informatik V, Kap. 8, WS 98/99<br />
Im vertikalen pnp-Transistor bildet das Grundsubstrat den Kollektor, was für die Schaltungstechnik<br />
ungünstig ist.<br />
Im lateralen pnp-Transistor hat man den Kollektor "frei" verfügbar, aber we<strong>der</strong> die Geometrie noch<br />
die Dotierungsdichten sind sehr günstig. Aus diesem Grunde existieren keine digitalen integrierten<br />
Technologien, die komplementäre npn- und pnp-Transistoren verwenden.<br />
8.4.2 Emitter Coupled Logic (ECL-Logik)<br />
Die schnellste bipolare Logik ist die ECL-Logik. Abb. 8.19 zeigt das Grundgatter.<br />
GND<br />
U1 Uq1 Uq2 Uref<br />
Is<br />
Abb. 8.19: Prinzip <strong>der</strong> ECL-Logik<br />
Vss (-5V)<br />
Charakteristisch ist <strong>der</strong> Aufbau des ECL-Gatters mittels einer Konstantstromquelle, die mit den<br />
Emittern <strong>der</strong> Schalttransistoren und einer negativen Versorgungsspannung verbunden ist . Es fließt<br />
also kontinuierlich ein Strom durch die Schaltung, <strong>der</strong> über die Eingangsspannungen U1 und Uref<br />
zwischen den beiden Zweigen <strong>der</strong> Schaltung hin und her geschaltet werden kann.<br />
Keiner <strong>der</strong> Transistoren erreicht dabei den Zustand <strong>der</strong> Sättigung. Auf diese Weise erhält man<br />
schnelle Schaltungen, die allerdings eine hohe Verlustleistung aufweisen. Die Ausgangsspannung<br />
wird an den Kollektor-Anschlüssen <strong>der</strong> Transistoren abgenommen. Während einer <strong>der</strong> beiden<br />
Transistoren durch ein Signal angesteuert wird, verbindet man den Eingang des zweiten parallelen<br />
Transistors mit einer auf dem Chip erzeugten Referenzspannung (Uref). Es stehen jeweils 2<br />
zueinan<strong>der</strong> invertierte Ausgangssignale (Uq1, Uq2) zur Verfügung. Sie sind allerdings in dieser<br />
vereinfachten Schaltung noch nicht zur Ansteuerung nachfolgen<strong>der</strong> Gatter geeignet.<br />
Die ECL-Logik verwendet eine negative Versorgungsspannung (-5 V) und ist deshalb mit an<strong>der</strong>en<br />
Logiken (CMOS, TTL) nicht direkt kombinierbar. Der externe Spannungshub bei ECL-Bausteinen<br />
beträgt etwa 0,8 V, <strong>der</strong> innere Hub nur 0,4 V.<br />
Sollen ECL.-Bausteine auf einer Platine mit CMOS- o<strong>der</strong> TTL-ICs kombiniert werden, so sind<br />
spezielle Wandler-Bausteine notwendig. Auf Platinen, die sowohl ECL- als auch TTL- und / o<strong>der</strong><br />
MOS-ICs besitzen, wird man jeweils neben dem Masse-Anschluß Versorgungsspannungen von + 5V<br />
und - 5 V bereitstellen müssen.<br />
ECL-Bausteine können auf Platinen direkt Verbindungsleitungen mit einem Wellenwi<strong>der</strong>stand von<br />
50 Ohm treiben (ganz im Gegensatz zu CMOS!)<br />
Ein realistisches ECL-Grundgatter zeigt Abb. 8.20.<br />
11
Informatik V, Kap. 8, WS 98/99<br />
GND<br />
Ui1 Ui2<br />
Uref<br />
Abb. 8. 20: ECL-Gatter<br />
Is<br />
Vss (-5V)<br />
12<br />
Q' Q<br />
Ref1 Ref2<br />
(extern) (extern)<br />
Emitterfolger<br />
Das Gatter erzeugt eine OR / NOR - Verknüpfung zwischen den Eingangssignalen Ui1 und Ui2.<br />
Wenn einer <strong>der</strong> leiden linken Transistoren leitend ist, so fließt <strong>der</strong> Konstantstrom durch diesen<br />
Zweig.<br />
Zusätzlich besitzt die Schaltung zwei weitere Transistoren, die als Emitterfolger geschaltet (kein<br />
Wi<strong>der</strong>stand im Kollektorkreis) als reine Stromverstärker arbeiten.<br />
Die externen Lastwi<strong>der</strong>stände Ref1 und Ref2 können z. B. durch die Eingänge nachfolgen<strong>der</strong> Gatter<br />
gebildet werden.<br />
ECL-Schaltkreise haben über mehr als ein Jahrzehnt (ca. 1970 bis 1990) als Basistechnlogie für den<br />
Aufbau von Großrechnern (auch "Mainframes" genannt) gedient. ECL ist die "Mainframe-<br />
Technolgie" schlechthin. Dazu wurden mittelhoch integrierte ECL-Bausteine mit bis zu ca. 10 000<br />
Gattern entwickelt (z. B. bei IBM, Siemens, Fujitsu).<br />
Das Problem war stets die Abführung <strong>der</strong> hohen Verlustleistung. In Mainframes hat man mit<br />
speziellen wasserdurchflossenen Träger- Modulen für ECL-Schaltkreise bis zu ca. 80 W<br />
Verlustleistung pro cm 2 abführen können.<br />
In erster Linie dieses Problem, darüber hinaus aber auch <strong>der</strong> im Vergleich zu MOS-Technologien<br />
hohe Platzbedarf haben schließlich dazu geführt, daß ECL-Schaltkreise den Integrationsgrad von<br />
MOS-ICs auch nicht annähernd erreichen konnten.<br />
Allerdings sind Schaltzeiten unter 0,1 ps für ECL-Gatter durchaus beeindruckend.<br />
8.5 MOS-Technologien<br />
8.5.1 Einleitung<br />
Wir haben im Kapitel 7 kennengelernt, daß MOS-Transistoren sich als n- und als p-Kanal-Typen<br />
entwe<strong>der</strong> selbstleitend o<strong>der</strong> selbstsperrend realisieren lassen.<br />
Die ersten MOS-Technologien für ICs waren p-Kanal-Technologien, weil zu <strong>der</strong> Zeit (ca. bis Mitte<br />
<strong>der</strong> 70er Jahre) ein p-Kanal-Transistor in selbstsperren<strong>der</strong> Technik herstellbar war, während die n-<br />
Kanal-Techniken zunächst zu selbstleitenden Transistoren führten. Die Ursachen waren Oberflächen-<br />
Effekte.<br />
Als man ab ca. Mitte <strong>der</strong> 70er Jahre in n-Kanal-Technologie sowohl selbstleitende als auch selbstsperrende<br />
Transistoren fertigen konnte, wurde bis ca. Mitte <strong>der</strong> 80er Jahre die nMOS-Technologie<br />
das Arbeitspferd <strong>der</strong> VLSI (very large scale integration) Technik.
Informatik V, Kap. 8, WS 98/99<br />
In den 70er Jahren entstand zunächst nur als Exot für Low-Power-Anwendungen (das waren die auf<br />
minimalen Stromverbrauch getrimmten Schaltungen in elektronischen Armbanduhren) die<br />
Complementary MOS (CMOS-) Technologie, die in Kombination selbst-sperrende n-Kanal und p-<br />
Kanal-Transistoren verwendet.<br />
Als sich ab ca. <strong>der</strong> Mitte <strong>der</strong> 80er Jahre das Problem <strong>der</strong> Wärmeableitung auch bei nMOS eine für<br />
den Fortschritt <strong>der</strong> Integrationstechnik wesentliche Rolle zu spielen bekann, führte das zu einem<br />
schnellen allgemeinen Durchbruch <strong>der</strong> CMOS-Technologie.<br />
Seit ca.1990 werden alle hochintegrierten Prozessoren und Speicher in CMOS-Technologie gebaut.<br />
Das Problem <strong>der</strong> Wärmeabfuhr ist damit aber nicht endgültig gelöst:<br />
Bei hohen Taktraten ab ca. 100 MHz sind die statischen Verluste weniger bedeutend als die beim<br />
Umladen <strong>der</strong> Kapazitäten entstehenden dynamischen Verluste. Hier hilft bis zu einem gewissen<br />
Grade die Verringerung <strong>der</strong> logischen Hübe (wie bei ECL), um die dynamische Verlustleistung in<br />
Grenzen zu halten. Lei<strong>der</strong> aber bewirken kleinere Hübe auch geringere Störabstände.<br />
Inzwischen (1997) sind die Taktraten von Prozessoren so hoch geworden, daß die dynamische<br />
Verlustleistung die wesentliche Rolle spielt.<br />
8.5.2 nMOS -Technologie<br />
Wir wollen an dieser Stelle zunächst das Schaltverhalten einfacher digitaler Schaltungen betrachten.<br />
Die einfachste digitale Schaltung ist dabei ein Inverter, <strong>der</strong> wie<strong>der</strong>um im einfachsten Fall aus einem<br />
aktiven Transistor und einem passiven Lastwi<strong>der</strong>stand aufgebaut ist (Abb. 8.22).<br />
I KS<br />
I DS<br />
U GS als Parameter<br />
Lastkennlinie R D<br />
U LL<br />
U DS<br />
13<br />
U GS<br />
R D<br />
VDD<br />
n-enh. out<br />
GND<br />
Abb. 8.22: Inverter mit Lastwi<strong>der</strong>stand und Ausgangs-Kennlinienfeld<br />
Das Betriebsverhalten dieser Schaltung läßt sich leicht erklären:<br />
Zunächst seien die Extremfälle betrachtet. Ist <strong>der</strong> Transistor ideal gesperrt (I DS = 0), so fällt am<br />
Wi<strong>der</strong>stand R D keine Spannung ab. Die Spannung am Ausgang des Inverters ist dann die<br />
"Leerlaufspannung" ULL, und diese entspricht <strong>der</strong> Versorgungsspannung VDD (gilt nur dann, wenn<br />
keine zusätzlichen Belastungen am Ausgang out bestehen). Ist dagegen <strong>der</strong> Transistor ideal leitend<br />
(UDS = 0), so wird die Ausgangsspannung zu null, durch den Wi<strong>der</strong>stand R D fließt ein Strom <strong>der</strong><br />
Größe I KS = VDD / R D. Real wird <strong>der</strong> Transistor immer noch einen endlichen Wi<strong>der</strong>stand<br />
aufweisen, so daß die minimale Ausgangsspannung nicht null sein kann.<br />
Für die Praxis <strong>der</strong> MOS-Technologie ist diese Schaltung nicht von wesentlicher Bedeutung, da die<br />
Realisierung eines Wi<strong>der</strong>standes von einigen kOhm auf einem IC nur schwer möglich ist.<br />
Die frühesten Realisierungen integrierter MOS-Schaltungen verwendeten als aktives Element einen<br />
p-Kanal-Transistor, man sprach deshalb von <strong>der</strong> pMOS-Technologie. Sie wurde aber bereits in den<br />
frühen 80er Jahren weitgehend durch die nMOS-Technologie angelöst.
Informatik V, Kap. 8, WS 98/99<br />
Die nMOS-Technologie verwendet als Grundelemente einen selbstsperrenden Transistor als aktiven<br />
Schalter und einen weitere Transistor als Lastelement..<br />
GND<br />
VDD<br />
n-enh. n-enh.<br />
n-enh.<br />
VDD2 VDD<br />
VDD1<br />
n-enh.<br />
14<br />
n-depl.<br />
n-enh.<br />
A B C<br />
Abb. 8.23: Grundtypen von nMOS-Invertern<br />
Wie in Kapitel 7 vorgestellt, kann man einen im Anlaufbereich betriebenen selbstsperrenden o<strong>der</strong><br />
selbstleitenden MOS-Transistor als Wi<strong>der</strong>stand verwenden.<br />
Die unterschiedlichen Möglichkeiten zeigt Abb. 8.23. Die ersten gefertigten nMOS-Schaltungen<br />
enthielten nur selbstsperrende n-Kanal-FETs. Das Lastelement besteht aus einem FET, dessen Gate<br />
z. B. mit <strong>der</strong> Betriebsspannung (8.23 A) verbunden ist. Dieser Transistor wird dann, wenn die<br />
Spannung am Ausgang von "low" auf "high" umschaltet, leitend, um die Ausgangslast umzuladen.<br />
Wenn die Spannung am Ausgang dabei auf Werte steigt, die höher liegen als Vdd - Uth, so wird<br />
dieser Transistor faktisch vom Durchlaß- in den Sperrbereich umgeschaltet. Das Resultat ist eine<br />
sehr langsame Aufladung <strong>der</strong> Lastkapazität bis zum Wert Vdd <strong>der</strong> Ausgangsspannung.<br />
Der Umschaltvorgang ist wie<strong>der</strong> durch die Ausgangs-Kennlinien des aktiven Schalttransistors und<br />
passiven Lasttransistors betimmt. Im Unterschied zum linearen Lastwi<strong>der</strong>stand ergeben sich aber<br />
jetzt an<strong>der</strong>e Übertragungskennlinien (Abb. 8.24).<br />
I KS<br />
I DS<br />
U GS als Parameter<br />
Lastkennlinie R D<br />
selbstsperren<strong>der</strong><br />
Lasttransistor<br />
U LL<br />
U DS<br />
U GS<br />
VDD<br />
n enh.<br />
n-enh.<br />
out<br />
GND<br />
Lasttransistor: U GS = U DS<br />
Abb. 8.24: Kennlinien des MOS-Inverters mit selbstsperrendem Last-Transistor<br />
Ein schnelleres Umladen erhält man, wenn für das Gate des Lasttransistors eine zweite, höhere<br />
Versorgungsspannung zur Verfügung steht. (4. 21 B) Tatsächlich wurden in den 70er Jahren<br />
CMOS-ICs mit zwei verschiedenen Versorgungsspannungen gefertigt. Diese Lösung wird allerdings<br />
wegen des Bedarfs an zusätzlichen Leitungen und Netzgeräten die Systemkosten erheblich steigern.
Informatik V, Kap. 8, WS 98/99<br />
Die einzig befriedigende Lösung ist die Verwendung eines selbstleitenden FETs als Lastelement<br />
(8.23C). Erst damit war für die nMOS-Technologie eine befriedigende Lösung gefunden.<br />
Voraussetzung ist hier, daß <strong>der</strong> Halbleiter-Hersteller die Schwellenspannungen <strong>der</strong> Transistoren<br />
nahezu frei einstellen kann.<br />
I KS<br />
I DS<br />
Lastkennlinie<br />
R D<br />
U GS als Parameter<br />
selbstleiten<strong>der</strong><br />
Last-Transistor<br />
U LL<br />
U DS<br />
15<br />
U GS<br />
VDD<br />
n-depl.<br />
n-enh.<br />
out<br />
GND<br />
Lasttransistor: U GS = 0<br />
Abb. 8.25: Kennlinie des MOS-Inverters mit selbstleitendem Last-Transistor<br />
Möglich geworden ist dies mit Hilfe <strong>der</strong> Technik. <strong>der</strong> Ionen-Implantation. Man kann damit ortsfeste<br />
positive o<strong>der</strong> negative Ladungen unterhalb <strong>der</strong> Sperrschicht "einbauen".<br />
nMOS Technology<br />
n-channel<br />
n-channel<br />
enhancement depletion<br />
GND VDD<br />
p- bulk silicon<br />
Abb. 8.26: Schnitt durch einen Inverter in nMOS Technologie<br />
n-diffusion<br />
p-diffusion<br />
metal<br />
gate-oxide<br />
field-oxide<br />
p - bulk<br />
poly-silicon<br />
Charkteristisch ist <strong>der</strong> Anschluß des Gates des selbstleitenden Transistors an dessen Source-<br />
Elektrode. Es gilt also immer UGS = 0. Wenn die Schwellenspannung Uth z. B. bei ca. -1,5 V liegt,<br />
ist dieser Lasttransistor auch bei UDS < 1.5 V noch ausreichend leitfähig. Die Übertragungskennlinien<br />
<strong>der</strong> drei betrachtete Inverter-Grundtypen zeigt Abb. 8.27.
Informatik V, Kap. 8, WS 98/99<br />
Lastwi<strong>der</strong>stand Selbstsperren<strong>der</strong><br />
Lasttransistor<br />
U DS<br />
U GS<br />
U DS<br />
16<br />
U GS<br />
U DS<br />
Selbstleiten<strong>der</strong><br />
Lasttransistor<br />
Abb. 8.27: Kennlinien zur Übertragung zwischen Eingangs- und Ausgangsspannung bei<br />
nMOS-Invertern<br />
In allen Fällen wird bei steigen<strong>der</strong> Eingangsspannung die Ausgangsspannung zunächst nur wenig,<br />
dann zunehmend beeinflußt (quadratische Eingangskennlinie). Zu hohen Eingangsspannungen hin<br />
treten dann Sättigungseffekte auf, welche die Verstärkung wie<strong>der</strong> abfallen lassen. Aus Übertragungsdiagrammen<br />
dieser Art kann man graphisch ableiten, welche Störabstände die Schaltung besitzt, d. h.<br />
welche Größen von Störsignalen logische Zustandsän<strong>der</strong>ungen bewirken können.<br />
8.5.3 nMOS-Gatter<br />
Die Konstruktion logischer Gatter ergibt sich in nMOS-Technik durch entsprechende weitere<br />
parallei- o<strong>der</strong> in Serie geschaltete aktive n-Kanal-Transistoren vom selbstsperrenden Typ. Die<br />
Grundgatter NAND und NOR sind in Abb. 8.27 dargestellt.<br />
n-enh.<br />
A B<br />
A B out<br />
0 0 1<br />
1 0 0<br />
0 1 0<br />
1 1 0<br />
VDD<br />
n-depl.<br />
n-enh.<br />
out<br />
GND<br />
NOR<br />
Abb. 8.28: nMOS Grundgatter<br />
A<br />
B<br />
VDD<br />
n-depl.<br />
n-enh.<br />
n-enh.<br />
out<br />
GND<br />
NAND<br />
A B out<br />
0 0 1<br />
1 0 1<br />
0 1 1<br />
1 1 0<br />
Eine NAND-Verknüpfung ergibt sich durch serielle Schaltung <strong>der</strong> aktiven Transistoren, <strong>der</strong>en<br />
Parallelschaltung erzeugt eine NOR-Verknüpfung.<br />
Für nicht-invertierende Logik wie AND und OR ist jeweils ein Inverter anzufügen (Abb. 8.28).<br />
U GS
Informatik V, Kap. 8, WS 98/99<br />
n-enh.<br />
A B<br />
GND<br />
VDD<br />
n-depl.<br />
n-enh.<br />
n-depl.<br />
n-enh.<br />
out<br />
A<br />
B<br />
VDD<br />
n-depl.<br />
n-enh.<br />
n-enh.<br />
17<br />
GND<br />
n-depl.<br />
n-enh.<br />
Abb. 8.29: nMOS-Implementierung <strong>der</strong> AND und OR - Funktion.<br />
Natürlich ist es auch möglich, logische Grundgatter mit mehr als einem Eingang zu realisieren. Im<br />
Falle des NOR ist dies relativ unproblematisch: Man muß weitere Transistoren parallelschalten, was<br />
nur die Kapazität des Ausgangsknotens erhöht.<br />
Will man z. B. ein NAND mit 8 Transistoren realisieren, so müßten aber 8 Transistoren in Serie<br />
geschaltet werden. Hier ergibt sich dann das Problem, daß diese Transistoren mit zunehmen<strong>der</strong><br />
Anzahl in Serie umso langsamer schalten, je weiter sie vom GND-Anschluß entfernt sind. Dieser<br />
Effekt ist eine Folge <strong>der</strong> Tatsache, daß alle Transistoren mit ihrem "Bulk"- o<strong>der</strong> Substratanschluß mit<br />
Masse verbunden sind. Praktische wird man deshalb kaum über ca. 4 Transistoren in Serie<br />
hinausgehen. 8-fach NANDs wird man deshalb in 2- o<strong>der</strong> mehrstufiger Logik realisieren.<br />
Die nMOS-Technologie erlaubt aber die Implementierung sogar mehrstufiger Logik innerhalb eines<br />
sogenannten Komplexgatters (Abb. 8. 30).<br />
A<br />
B<br />
C<br />
n-enh.<br />
VDD<br />
n-depl.<br />
n-enh.<br />
n-enh. n-enh.<br />
nenh.<br />
D<br />
E<br />
out<br />
GND<br />
out = A B C + D E NAND - NOR<br />
Abb. 8.30: nMOS Komplexgatter (NAND-NOR)<br />
out<br />
A B C D E out<br />
0 0 0 0 0 1<br />
0 0 0 0 1 1<br />
0 0 0 1 0 1<br />
0 0 0 1 1 0<br />
0 0 1 0 0 1<br />
0 0 1 0 1 1<br />
0 0 1 1 0 1<br />
0 0 1 1 1 0<br />
0 1 0 0 0 1<br />
0 1 0 0 1 1<br />
0 1 0 1 0 1<br />
0 1 0 1 1 0<br />
usw.<br />
1 1 1 0 0 0<br />
1 1 1 0 1 0<br />
1 1 1 1 0 0<br />
1 1 1 1 1 0<br />
Damit läßt sich Logik relativ kompakt realisieren. Durch den Substrateffekt sind auch hier praktische<br />
Grenzen gesetzt. In einer "Serie" von Transistoren wie denen mit den Eingängen A, B, C in Abb.<br />
8.30 sind diese Transistoren, auch bei gleicher Größe und Breite, elektrisch nicht völlig gleichwertig.<br />
Sie liegen mit dem Source-Anschluß nur für C an <strong>der</strong> Masse, in den an<strong>der</strong>en Fällen fast immer auf<br />
einem höheren Potential. Dagegen ist <strong>der</strong> Substrat-Anschluß (bulk) in allen Fällen mit <strong>der</strong> Masse<br />
verbunden. Dies führt dazu, daß die Schaltgeschwindigkeit <strong>der</strong> Transistoren mit zunehmendem<br />
"Abstand" von GND abnimmt.
Informatik V, Kap. 8, WS 98/99<br />
Im Zusammenhang mit CMOS-Schaltungen werden wir an späterer Stelle auch <strong>der</strong>en Schaltverhalten<br />
und auch die Störabstände diskutieren.<br />
8.5.4 Speicherschaltungen<br />
Es ist aber möglich, mittels <strong>der</strong> nMOS- Technologie eine bei bipolaren Technologien nicht mögliche<br />
Schaltungstechnik aufzubauen. Abb. 8.31 zeigt die wesentlichen Elemente.<br />
in out<br />
S<br />
in S out<br />
1 1 1<br />
0 1 0<br />
1 0 X (Speicher)<br />
0 0 X (Speicher)<br />
Abb. 8.31: Pass-Transistor und dynamische Speicherzelle<br />
18<br />
C<br />
Mittels eines "schwebend" geschalteten Transistors, <strong>der</strong> über den Eingang S gesteuert wird, kann <strong>der</strong><br />
Zustand am Eingang (in) wahlweise an den Ausgang (out) weitergegeben werden. Ist dieser Schalter<br />
geöffnet, so wird die im Kondensator C vom vorherigen Zustand gespeicherte Ladung dort erhalten<br />
bleiben. Bei geladenem Kondensator fließt dessen Ladung nur langsam über Leckströme und den<br />
endlichen Wi<strong>der</strong>stand des Transistors ab, die Zeitkonstanten <strong>der</strong> Entladung liegen im Millisekunden-<br />
Bereich. Ist C vom vorherigen Zustand entladen, so bleibt dieser Zustand auf unbestimmte Zeit<br />
erhalten.<br />
Man kann also in dieser Technologie Speicherschaltungen aufbauen. Dies ist die Grundstruktur<br />
dynamischer RAM- (random access memory) Speicher, die seit den 70er Jahren die bis dahin<br />
verwendeten Magnetkern-Speicher in Rechnern restlos verdrängt haben und weltweit in Stückzahlen<br />
von Milliarden und mit Komplexitäten bis zu 64 Mbit (kommerziell) und 256 Mbit (Labor) pro IC-<br />
Baustein gefertigt werden. Es existieren darüber hinaus Publikationen über Prototypen von<br />
Speicherbausteinen mit mehr als 1 GByte Inhalt.<br />
Spalten-<br />
schreibleitung<br />
Zeilen-Leseleitung<br />
T2 T1<br />
C<br />
Zeilen-Schreibleitung<br />
Abb. 8.32: Drei-Transistor-Speicherzelle<br />
T3 Spaltenleseleitung
Informatik V, Kap. 8, WS 98/99<br />
Abb. 8.32 zeigt eine sogenannte Drei-Transistor-Speicherzelle.<br />
Der Kondensator C wird dann aufgeladen, wenn sowohl die Spalten- als auch die Zeilen-<br />
Schreibleitung auf "high" sind.<br />
Sein Ladungszustand setzt den angesteuerten Transistor T1 in den leitenden bzw. nicht leitenden<br />
Zustand. Mittels <strong>der</strong> Spalten- und Zeilen-Leseleitung kann dieser Zustand ausgelesen werden, ohne<br />
den Inhalt des Speichers zu zerstören.<br />
Mit weniger Transistoren kommt die Ein-Transistor-Zelle aus, wie sie in heutigen DRAMs fast<br />
ausschließlich benutzt wird.<br />
C1<br />
T1<br />
Zeilenleitung<br />
(schreiben / lesen)<br />
Datenleitung<br />
T2<br />
C2<br />
Spaltenleitung<br />
Abb. 8.33: Ein-Transistor-Speicherzelle<br />
19<br />
ZeilenregisterLeseverstärker<br />
Daten ein<br />
Daten aus<br />
Schreibverstärker<br />
Die eigentliche Speicherzelle besteht aus dem Speicherkondensator C1 und dem Transistor T1. Über<br />
die Zeilenleitung wird <strong>der</strong> Zugang zur Zelle zwecks Lesens o<strong>der</strong> Schreibens aktiviert. Beim<br />
Schreiben leiten T1 und T2, bei C2 kommt im Fall <strong>der</strong> positiven Ladung von C1 ein kleiner<br />
Spannungsimpuls an. C2 repräsentiert die Kapazitäten von Leitungen und Transistoren. Der<br />
schwache Puls (nur einige Millivolt bei C2) muß durch sehr empfindliche und präzise Leseverstärker<br />
bis auf einen logisch verarbeitbaren Pegel gebracht werden.<br />
Beim Schreiben wird vom Dateneingang aus über T2 und T1 <strong>der</strong> Inhalt <strong>der</strong> Zelle gesetzt.<br />
Da <strong>der</strong> Lesevorgang die Speicherzelle entlädt, muß diese nach den Lesen jeweils automatisch<br />
"zurückgeschrieben" werden.<br />
Wegen <strong>der</strong> prinzipiellen Flüchtigkeit benötigt die Ein-Transistor- Technologie <strong>der</strong> DRAMs eine<br />
Zusatzlogik, welche den Inhalt in konstanten Intervallen ausliest und wie<strong>der</strong> zurückschreibt. In<br />
mo<strong>der</strong>nen Halbleiter-Technologien werden spezielle Methoden benutzt, um auch bei kleinsten<br />
Transistoren (und neuerdings bei Versorgunsspannungen von nur 3 V und weniger) noch für eine<br />
sichere Speicherung über einen ausreichend langen Zeitraum ausreichend große Kapazitäten zu<br />
erzeugen.
Informatik V, Kap. 8, WS 98/99<br />
GND VDD<br />
p- bulk silicon<br />
"Trench"-<br />
Kondensator<br />
20<br />
n-diffusion<br />
p-diffusion<br />
metal<br />
gate-oxide<br />
field-oxide<br />
p - bulk<br />
Abb. 8.34: Prinzip des "Trench"-Kondensators in dynamischen Speicherzellen<br />
Die MOS-Technologie erlaubt auch eine effiziente Ausführung <strong>der</strong> Adressierung von Speicherzellen.<br />
Speicherzellen werden in einer Matrix-ähnlichen Form angeordnet.<br />
Abb. 8.35: Speicher-Matrix<br />
Word - Line<br />
Bit - Line<br />
Zellen<br />
Die Anwahl einer bestimmten Speicherzelle geschieht durch eine horizontale und eine vertikale<br />
Auswahl-Leitung. Zusätzlich wird ein "read-enable" bzw. "write-enable"-Signal benötigt. Die<br />
Verknüpfung kann im einfachsten Fall über seriell geschaltete Pass-Transistoren erfolgen.<br />
Heutige DRAMs besitzen oft bereits eine automatische Refresh-Einrichtung auf dem Baustein, so<br />
daß <strong>der</strong> Rechner mit dieser Aufgabe nicht mehr belastet werden muß.<br />
Man hat damit pseudo-statische RAM-Bausteine.<br />
Ganz ohne den für dynamische Speicherzellen notwendigen "Refresh" kommen sogenannte statische<br />
Speicher aus, allerdings um den Preis einer wesentlich höheren Zahl von Transistoren pro Zelle.
Informatik V, Kap. 8, WS 98/99<br />
schreiben<br />
in<br />
(adr. * WE)<br />
n-depl.<br />
n-enh.<br />
GND<br />
21<br />
VDD<br />
n-depl.<br />
n-enh.<br />
lesen<br />
(adr. * RE)<br />
senseamplifier<br />
Abb. 8.36: Prinzip einer statischen Speicherzelle in nMOS-Technologie<br />
Die statische Speicherzelle kann aus hintereinan<strong>der</strong>geschalteten und rückgekoppelten Invertersstufen<br />
aufbebaut werden. Zur Auswahl eignen sich auch hier wie<strong>der</strong> Pass-Transistoren.<br />
Die rückgekoppelte Schaltung hat die Eigenschaft, daß sich ein einmal eingestellter Zustand (z. B.<br />
Augang auf "high", dazu ist <strong>der</strong> Ausgang des ersten Inverters auf "low", selbst über die<br />
Rückkopplung stabilisiert. So lange wie die Versorgungsspannung anliegt, wird diese auch als<br />
"bistabile Kippstufe" bezeichnete Schaltung ihren Zustand beibehalten. Um den logischen Zustand zu<br />
wechseln, muß ein starkes Eingangssignal, das den über die Rückkopplung stabilisierten Zustand am<br />
Eingang des ersten Inverters aufhebt, eingespeist werden.<br />
Eine Auswahl kann wie bei <strong>der</strong> dynamischen Speicherzelle über Pass-Transistoren erfolgen. Beim<br />
Lesevorgang steht hier ein relativ stabiles Ausgangssignal direkt zur Verfügung, ein Rückspeichern<br />
ist nicht notwendig.<br />
Statische Speicherzellen sind, was die Dauer <strong>der</strong> Lese- und Schreibvorgänge betrifft, wesentlich<br />
schneller als statische Speicher, benötigen aber auch mehr Platz pro Zelle. Deshalb ist die verfügbare<br />
Kapazität pro Baustein immer mindestens um den Faktor 4 geringer als bei dynamischen RAMs<br />
<strong>der</strong>selben Generation. Entsprechend höher ist auch <strong>der</strong> Preis pro Bit.<br />
Typischerweise werden SRAMs für Caches verwendet.<br />
Seit etwa 1985 werden aber statische und dynamische Speicherbausteine <strong>der</strong> neueren Generation<br />
nicht mehr in nMOS, son<strong>der</strong>n wegen des geringeren Leistungsverbrauchs in CMOS-Technologie<br />
ausgeführt.<br />
Angemerkt sei hier <strong>der</strong> Vollständigkeit halber daß man auch an<strong>der</strong>e speichernde Elemente wie z. B.<br />
einfache Flip-Flops in ähnlicher Form wie die statische RAM-Zelle implementieren kann.<br />
8.5.5 Nicht-flüchtige Speicher<br />
Neben den prinzipiell flüchtigen DRAM- und SRAM-Speichern werden in Rechnersystemen auch<br />
nicht-flüchtige Speicher benötigt.<br />
Man unterscheidet ROMs (read-only-memories), <strong>der</strong>en Inhalt bei <strong>der</strong> Herstellung programmiert wird<br />
von PROMs (programmable read-only-memories), die vom Anwen<strong>der</strong> programmiert werden können.<br />
PROMs werden wie<strong>der</strong>um in unterschiedlichen Arten realisiert. "Gewöhnliche" PROMs sind nur<br />
einmal programmierbar, können also nicht gelöscht und neu programmiert werden. EPROMs<br />
(erasable programmable read-only-memories) werden in speziellen Geräten durch Bestrahlung mit<br />
UV-Licht gelöscht und sind re-programmierbar. EEPROMs (electrically erasable programmable<br />
read-only memories) können allein durch elektrische Signale gelöscht und re-programmiert werden.
Informatik V, Kap. 8, WS 98/99<br />
Typisch ist allerdings für EPROMs und EEPROMs, daß die für die Programmierung und Re-<br />
Programmierung benötigte Spannung wesentlich höher liegt als die normale Versorgungsspannung<br />
von 5 V, typischerweise bei ca. 30V.<br />
Dies und die relativ langsame Programmierprozedur verhin<strong>der</strong>n den Einsatz von EEPROMs als<br />
"nicht flüchtige RAMs".<br />
Den architektonischen Aufbau von ROM-Speichern zeigt Abb. 8.37.<br />
Eingangsadresse<br />
A7<br />
A3<br />
A2<br />
A1<br />
A0<br />
CS<br />
1 aus<br />
32<br />
Deco<strong>der</strong><br />
31<br />
1<br />
0<br />
Spalte<br />
22<br />
Verknüpfung<br />
Zeile<br />
Speichermatrix<br />
32 * 32<br />
0...7 0...7 0...7 0...7<br />
1 aus 8 1 aus 8 1 aus 8 1 aus 8<br />
D0 D1 D2 D3<br />
Datenausgang<br />
Abb. 8.37: Matrix-Aufbau eines ROM-Speichers<br />
Die prinzipielle Organisation eines ROM-Speichers entspricht weitgehend <strong>der</strong> von RAMs. Über eine<br />
Adressdekodierung greift man auf die entsprechende Speicherzelle zu. Die Adressierung erfolgt<br />
entwe<strong>der</strong> bitweise o<strong>der</strong> (zweidimensionale Adressierung) o<strong>der</strong> (meistens) wortweise mit gleichzeitiger<br />
Adressierung mehrerer Zellen.<br />
(Anmerkung: In den meisten Rechnern ist ein 8-Bit-Wort (Byte) die kleinste adressierbare Einheit.<br />
Nur in einigen Mikrocontrollern gibt es einzeln adressierbare Zellen. DRAM-Bausteine sind<br />
allerdings meistens mit 1 Bit Breite ausgeführt, so daß z. B. bei Verwendung von 16 M mal 1 Bit-<br />
Bausteinen gleichzeitig ein bestimmtes Bit in 8 DRAM-Bausteinen gleichzeitig adressiert wird.)<br />
Bei großer Wortbreite erhält man eine eindimensionale o<strong>der</strong> lineare Adressierung.<br />
Mit einer Adreßbreite von k Bit kann man über einen Adreßdeko<strong>der</strong> eine von 2**k möglichen<br />
Wortleitungen auswählen. Liegt eine Wortbreite von m Bit vor, so kann man bei m Bitleitungen und<br />
einer m-spaltigen Matrix von einer Speicherkapazität von C = 2**k mal m Bits ausgehen.<br />
Aus Platzgründen ist es effektiv, möglichst von quadratischen Formen von Speicher-Sektoren<br />
auszugehen (Abb. 8 37). Als Beispiel sei ein 256 mal 4 Bit ROM-Speicher gewählt (k = 8, m = 4).<br />
Er wird in Form einer 32 mal 32 Bit- Matrix organisiert, die in 4 Blöcke zu je 8 Spaltenleitungen<br />
aufgeteilt ist. Die Adressen sind wie<strong>der</strong>um geglie<strong>der</strong>t in die Spaltenadressen auf den Bits A0, A1 und<br />
A2 sowie die Zeilenadressen A3 bis A7. Für die Auswahl <strong>der</strong> Zeile wird ein 1-aus 32-Deko<strong>der</strong><br />
benötigt, das Ausgangsbit wird über 1 - aus 8-Multiplexer ausgewählt.<br />
Die vier Ausgangsleitungen sind über eine CS (Chip-Select) -Signal direkt auf einen bidirektionalen<br />
Bus schaltbar. Da man nur die Speicherzelle erreicht, <strong>der</strong>en Bit- und Wortleitung gleichzeitig o<strong>der</strong><br />
"koininzident" adressiert sind, nennt man diese Art <strong>der</strong> Adressierung auch "Koinzidenz-Adressierung".
Informatik V, Kap. 8, WS 98/99<br />
Für die ROMs ist die Funktion <strong>der</strong> einzelnen Speicherzelle sehr einfach (etwa im Vergleich zu<br />
dynamischen RAMs):<br />
"1" bedeutet eine Verbindung zwischen Wort- und Bitleitung<br />
"0" bedeutet keine Verbindung zwischen Wort- und Bitleitung<br />
Die einzelnen Typen von ROMs (PROMs etc.) unterscheiden sich vornehmlich in <strong>der</strong> Auslegung<br />
dieser Verbindung.<br />
WL<br />
VDD<br />
BL<br />
BL<br />
VDD<br />
"1" "0 "<br />
Abb. 8.38: Programmierung von Festwertspeichern<br />
Die Verbindung in einer bestimmten Zelle zwischen Bit-Line und Word-Line erfolgt bei<br />
maskenprogrammierten ROMs über Transistoren an den Kreuzungspunkten. Die Programmierung<br />
(als Bestandteil des Herstellungsprozesses) besteht entwe<strong>der</strong> darin, die MOS- Transistoren an den<br />
Kreuzungspunkten wahlweise mit einem dicken Oxid unter dem Gate (sperrend) o<strong>der</strong> einem dünnen<br />
Gate-Oxid (leitend) zu versehen. Eine an<strong>der</strong>e Alternative ist <strong>der</strong> wahlweise auszuführende Anschluß<br />
des Transistors an die Word-Leitung (über metallischen Kontakt).<br />
Bei programmierbaren Bausteinen (PROMs) kann man zwei Prinzipien anwenden:<br />
Bei sogenannten "Fusible Links" (schmelzbaren Verbindungen) sind an allen Knoten zunächst<br />
Verbindungen über Dioden mit in Serie geschalteten Wi<strong>der</strong>ständen vorhanden. Durch selektive<br />
Beaufschlagung bestimmter Verbindungsstellen mit Überströmen kann man die Wi<strong>der</strong>stände<br />
"durchbrennen", also die Verbindung wahlweise aufheben.<br />
Das Gegenteil sind sogenannte "Antifuses". Dort wird an den Verbindungsstellen z. B. ein bipolarer<br />
Transistor eingefügt, dessen E-B-Übergang bei <strong>der</strong> Programmierung überlastet und kurzgeschlossen<br />
wird.<br />
In beiden Fällen benötigt man ein spezielles Programmiergerät. Auch ist eine einmal erfolgte<br />
"Behandlung" an einem Kreuzungspunkt nicht mehr rückgängig zu machen.<br />
Elektrisch programmierbare Bausteine vom EPROM (erasable programmable ROMs) benutzen<br />
deshalb ein an<strong>der</strong>es Prinzip (Abb. 8.39).<br />
Isoliertes Gate<br />
p-Substrat<br />
Abb. 8.39: Tunnel-Effekt beim MOS-Transistor<br />
23
Informatik V, Kap. 8, WS 98/99<br />
Bei ausreichend hohen Spannungen zwischen Kanal und Gate können sogenannte "heiße"<br />
Elektronen, welche aus dem elektrischen Feld ausreichend viel Energie aufgenommen haben, die<br />
dünne Oxidschicht durchtunneln und sich auf <strong>der</strong> Gate-Elektrode sammeln, wobei die Oxidschicht<br />
nicht zerstört wird. Die gespeicherte Ladung wird über Zeiträume von einigen Jahren (Chip in <strong>der</strong><br />
Dunkelheit) aber mindestens für einige Wochen (Chip im Sonnenlicht) gespeichert bleiben.<br />
Um überhaupt programmieren zu können, benötigt man einen sogenannten FAMOS-Transistor<br />
(floating gate MOS), <strong>der</strong> zwei Gates übereinan<strong>der</strong> besitzt (Abb. 8.40).<br />
p-Substrat<br />
Abb. 8.40 : FAMOS- Transistor mit doppeltem Gate<br />
24<br />
Steuer-Gate<br />
Isoliertes Gate<br />
Für die Programmierung wird das obere, nach außen anschließbare Gate auf eine hohe Spannung<br />
gegenüber dem Kanal vorgespannt. Von den durch den Tunnel-Effekt fließenden Elektronen gelangt<br />
ein Teil zum unteren, isolierten Gate und bleibt dort gespeichert.<br />
Als Folge dieser Ladung verschiebt sich die Schwellenspannung des Transistors zu höheren Werten.<br />
Damit lassen sich entsprechend bei <strong>der</strong> normalen Betriebsspannung leitende bzw. nicht-leitende<br />
Kreuzungspunkte einstellen.<br />
EPROMs sind durch Bestrahlung mit UV-Licht hoher Intensität für einige Minuten (ca. 10 bis 20)<br />
wie<strong>der</strong> löschbar. Charakteristisch ist das Quarzglasfenster in den Gehäusen von EPROMs.<br />
Bei elektrisch programmierbaren und löschbaren PROMs (EEPROMs) wird ebenfalls ein MOS-<br />
Transistor mit doppeltem Gate verwendet, den man hier auch als FLOTOX-MOSFET bezeichnet. Er<br />
besitzt ein einer Stelle ein extrem dünnes Gate-Oxid, durch das Elektronen bei Programmierung und<br />
Löschung in beiden Richtungen tunneln können (Abb. 8.41).<br />
Isoliertes Gate<br />
Steuer-Gate<br />
p-Substrat<br />
Tunnel-Oxid<br />
Auswahl-Gate<br />
Abb. 8.41: EEPROM-Zelle mit FLOTOX-Transistor und Auswahltransistor
Informatik V, Kap. 8, WS 98/99<br />
EEPROMs lassen sich in <strong>der</strong> Schaltung elektrisch programmieren und auch wie<strong>der</strong> löschen (mittels<br />
einer zweiten, höheren Versorgungsspannung). Hier wird beim Löschen <strong>der</strong> Tunnel-Effekt auch in<br />
umgekehrter Richtung ausgenutzt.<br />
Da das Oxid durch die Programmierungsvorgänge doch in seiner Qualität beeinträchtigt wird, sind<br />
nur ca. 10**4 bis 10**6 komplette Umprogrammierungen möglich. Charakteristisch ist auch für alle<br />
EPROMs, daß ein Lesevorgang ca. 10 ns dauert, ein Schreibvorgang aber etwa 10 ms. Sie lassen<br />
sich damit nicht anstelle von RAMs verwenden.<br />
Eine beson<strong>der</strong>e Variante bilden die sogenannten Flash-EEPROMs:<br />
Hier sind die Speicherzellen nicht einzeln löschbar, son<strong>der</strong>n man löscht jeweils einen ganzen<br />
Memory-Sektor o<strong>der</strong> einen ganzen Speicherchip. Damit verhält sich ein EEPROM bezüglich <strong>der</strong><br />
Löscheigenschaften wie ein EPROM, allerdings ist eine Löschung in ca. 10 ms möglich. Gegenüber<br />
einem normalen EEPROM ist eine wesentlich größere Speicherdichte verfügbar.<br />
8.5.6 Reguläre logische Makros<br />
Die nMOS-Technik mit ihren einfachen Strukturen erlaubt auch die Realisierung von Logik nicht im<br />
sogenannten "krausen" Aufbau aus Einzelgatter, son<strong>der</strong>n als reguläre logische Makros. Am<br />
wichtigsten für die Anwendung sind "programmable logic arrays (PLAs) geworden, also<br />
programmierbare logische Fel<strong>der</strong>. Die prinzipielle Funktion eines PLAs zeigt Abb. 8.42.<br />
VDD<br />
VDD<br />
AND - Plane<br />
A B<br />
Y2 = A + B = A * B<br />
Y1 = A + B = A * B<br />
25<br />
VDD<br />
OR - Plane<br />
Z = Y1 * Y2<br />
= Y1 + Y2<br />
Abb. 8.42: Prinzip des Programmierbaren logischen Feldes (Array)<br />
Die Eingänge <strong>der</strong> Schaltung (A, B) werden zunächst aufgespalten und sind dann in invertierter und<br />
nicht-invertierter Form vorhanden. Diese Signale werden auf (hier senkrechte) Poly-Silizium-<br />
Leitungen geführt, welche senkrecht dazu angeordnete Diffusionsflächen kreuzen und damit<br />
Transistoren bilden. Diese Transistoren sind stets einseitig mit Masse verbunden, <strong>der</strong> an<strong>der</strong>e<br />
Anschluß kann wahlweise (programmierbar) mit einer Metall-Leitung verknüpft sein, welche<br />
ihrerseits über einen Depletion-Transistor mit <strong>der</strong> Betriebsspannung (VDD) verbunden ist.<br />
Diese (hier senkrechte) Metall-Leitung kann also über einen Transistor auf Null-Potential geschaltet<br />
werden, wenn <strong>der</strong> entsprechende Transistor angeschlossen ist und das zugehörige Eingangsignal auf<br />
"high" liegt.
Informatik V, Kap. 8, WS 98/99<br />
Nimmt man jeweils das rechte Ende <strong>der</strong> Metall-Leitungen als Ausgang Y1, Y2 etc., so erzeugt dieses<br />
Feld AND-Verknüpfungen zwischen den invertierten Eingangssignalen. Dieser Teil <strong>der</strong> Struktur wird<br />
auch als "AND-Plane" bezeichnet.<br />
In den Punkten Y1, Y2 etc. erhält man die Minterme <strong>der</strong> Funktion bezüglich <strong>der</strong> invertierten<br />
Eingangssignale (also die disjunktive Normalform).<br />
In einem zweiten Verknüpfungsfeld werden nun die Minterme selbst in ähnlicher Weise miteinan<strong>der</strong><br />
verknüpft. Die Metall-Leitungen werden dazu auf Poly-Si-Leitungen geführt, die ihrerseits wie<strong>der</strong><br />
mit VDD- verbundene Leitungen von n-Diffusion steuern.<br />
Als Gesamtfunktion ergibt sich eine logische Verknüpfung entsprechend <strong>der</strong> disjunktiven<br />
Normalform.<br />
PLAs sind insbeson<strong>der</strong>e dann von erheblicher praktischer Bedeutung, wenn eine kombinatorische<br />
Logik mit vielen Eingängen und vielen Ausgängen realisiert werden soll. Dies ist z. B. in den internen<br />
Steuerungen von Computern oft <strong>der</strong> Fall.<br />
VDD<br />
AND-Array<br />
A B C<br />
Eingänge<br />
26<br />
OR-Array<br />
Z1 Z2 Z3 Z4<br />
Ausgänge<br />
Abb. 8.43: Vollständige PLA-Schaltung mit jeweils programmierbaren AND und ODER-<br />
Ebenen.<br />
In <strong>der</strong> in Abb. 8.42 gezeigten Schaltung ist nur die AND-Ebene programmierbar, die OR-<br />
Verknüpfungen sind "default" vorgegeben. In <strong>der</strong> Praxis werden Bausteine, welche diese Art <strong>der</strong><br />
Programmierbarkeit für den Anwen<strong>der</strong> bieten, als "Programmable Logic Devices" (PLDs) o<strong>der</strong> auch<br />
als "Programmable Array Logic (PAL) bezeichnet. Der in Abb. 8.43 gezeigte hat beide Ebenen<br />
programmierbar ausgeführt, dann spricht man von "PLAs" im engeren Sinne.<br />
Ein Unterschied ist zu machen zwischen nur in <strong>der</strong> Halbleiterfertigung maskenprogrammierbaren<br />
PLAs und von Anwen<strong>der</strong> ohne Technolgie programmierbaren Bausteinen.<br />
VDD<br />
Auch PLAs werden heute meistens in (dynamischer) CMOS-Logik ausgeführt.
Informatik V, Kap. 8, WS 98/99<br />
8.5.7 <strong>Grundlagen</strong> <strong>der</strong> CMOS-Technologie<br />
Wie vorstehend gezeigt wurde, kann man in nMOS-Technolgie digitale Schaltungen sehr effizient<br />
und, z. B. im Vergleich zur Bipolar-Technologie, auch platzsparend aufbauen. Die nMOS-<br />
Technologie hat jedoch 2 systematische Schwachstellen:<br />
Die eine ist die Aufnahme eines statischen Ruhestroms im "low"-Zustand, die zweite ist die<br />
Abhängigkeit <strong>der</strong> Schaltzeiten und <strong>der</strong> Schalt-Charakteristik von <strong>der</strong> jeweiligen Belastung am<br />
Ausgang einer Zelle. Erstere Eigenschaft macht nMOS-Schaltungen ungeeignet für Batteriebetriebene<br />
Geräte. Die zweite Eigenschaft ist äußerst hin<strong>der</strong>lich bei <strong>der</strong> Entwicklung von Techniken,<br />
bei denen digitale Schaltungen auf dem IC aus vorentworfenen Bausteinen zusammengesetzt werden<br />
(Semi-Custom-Entwurfstechnik).<br />
in<br />
uin(t)<br />
iDD(t)<br />
VDD<br />
n-depl.<br />
n-enh.<br />
iDD(t)<br />
GND<br />
27<br />
uin(t)<br />
iDD(t)<br />
p- enh.<br />
n-enh.<br />
VDD<br />
iDD(t)<br />
GND<br />
Abb. 8.44: nMOS- und CMOS-Inverter und Versorgungsströme<br />
Ist beim nMOS-Inverter <strong>der</strong> Eingang auf "high" und <strong>der</strong> Ausgang auf "low", so fließt ein statischer<br />
Querstrom von VDD zu GND, da ja sowohl <strong>der</strong> Lasttransistor (depletion-Typ, selbstleitend) als auch<br />
<strong>der</strong> Schalttransistor leitend sind. Diesem statischen Querstrom ist noch ein dynamischer Strom<br />
überlagert, <strong>der</strong> aus <strong>der</strong> Entladung <strong>der</strong> Eingangskapazität <strong>der</strong> folgenden Stufe über den "pull-down"-<br />
Transistor resultiert.<br />
Deshalb hat eine nMOS-Schaltung auch im Ruhezustand einen nicht unerheblichen Leitungsverbrauch.<br />
Dies sorgt einmal für Probleme bezüglich <strong>der</strong> Abfuhr <strong>der</strong> Verlustleistung als Wärme, schränkt aber<br />
außerdem die Verwendbarkeit einer solchen Technologie in Batterie-betriebenen Geräten erheblich<br />
ein.<br />
Die zweite Eigenschaft verhin<strong>der</strong>t die Brauchbarkeit von nMOS-Schaltungen in vorentworfenen<br />
Zellen-Katalogen. Der pull-up-Transistor, in nMOS ein passiver Wi<strong>der</strong>stand, und <strong>der</strong> aktive pulldown-Transistor<br />
haben unterschiedliche Schaltcharakteristiken. Betrachtet man nun eine nMOS-<br />
Schaltung mit unterschiedlichen Belastungen am Ausgang, so ist es kaum erreichbar, daß <strong>der</strong> H / L -<br />
Übergang und <strong>der</strong> L / H - Übergang unabhängig von <strong>der</strong> Belastung in etwa gleicher Zeit stattfinden.<br />
nMOS-Schaltungen sind in diesem Sinne also typischerweise unsymmetrisch.<br />
Aus beiden Gründen ist es günstig, vom passiven Lasttransistor im pull-up-Zweig abzugehen.<br />
Die CMOS (Complementary MOS)-Technologie ersetzt den passiven "pull up"-Lastwi<strong>der</strong>stand<br />
durch einen aktiven p-Kanal-Enhancement-Transistor.<br />
Dieser wird vom selben Eingangssignal wie <strong>der</strong> n-Kanal-Transistor angesteuert, hat aber genau die<br />
komplementäre Charakteristik.<br />
Um die Schaltpunkte und Spannungspegel zu erklären, sei zunächst von einer Versorgungsspannung<br />
VDD = 5 V ausgegangen.<br />
Die Schwellenspannung des p-Kanal-Transistors wird auf etwa Uthp = -1,5 V eingestellt. Die des n-<br />
Kanal-MOS wird bei etwa Uthn = 1,5 V liegen (bei VDD < 5V entsprechend niedriger).
Informatik V, Kap. 8, WS 98/99<br />
Bei Eingangsspannungen zwischen dem Eingang und VDD von größer als Uthn ist dann <strong>der</strong> n-<br />
Kanal-Transistor leitend, bei Uin > (VDD - Uthp) nur <strong>der</strong> p-Kanal-Transistor. Damit existiert zwar<br />
ein Spannungsbereich zwischen Uthn und (VDD - Uthp) in dem beide Transistoren leitend sind, bei<br />
einer voll funktionsfähigen Schaltung wird aber im Zustand "high" o<strong>der</strong> "low" eines Eingangssignals<br />
<strong>der</strong> Spannungspegel stets eindeutig darüber o<strong>der</strong> darunter liegen (Abb. 8.45).<br />
Damit tritt in <strong>der</strong> CMOS-Schaltung kein statischer Querstrom mehr auf, wohl aber sind kurze Strom-<br />
Spitzen durch beide Transistoren während eines Umschalt-Vorganges möglich.<br />
(Die Halbleiter-Technologen können heute solche Schwellenspannungen recht genau dadurch<br />
einstellen, daß sie mittels <strong>der</strong> Methode <strong>der</strong> Ionen-Implantation ortsfeste positive o<strong>der</strong> Ionen<br />
unterhalb des Gate-Oxids einpflanzen)<br />
Uin<br />
VDD<br />
VDD-Uthp<br />
Uthn<br />
0<br />
p-Kanal - MOS sperrt<br />
n-Kanal - MOS leitet<br />
beide Transistoren<br />
leitend<br />
n-Kanal - MOS sperrt<br />
p-Kana l- MOS leitet<br />
Abb. 8.45: Schwellen-Pegel in CMOS-Schaltungen<br />
Störspannungen am Schaltungseingang, die im Bereich von Uin > Uthn bzw., als Überlagerung des<br />
High-Signals am Eingang, zwischen VDD und VDD - Uthp liegen, werden bei richtig<br />
dimensionierten CMOS-Schaltungen nicht in Störsignale am Gatter-Ausgang umgesetzt. Damit ist<br />
CMOS bezüglich <strong>der</strong> Festigkeit gegenüber Störsignalen aus dem IC selbst o<strong>der</strong> von außen günstiger<br />
als TTL-Logik o<strong>der</strong> ECL-Logik. Diese Störfestigkeit ist aber abhängig von <strong>der</strong> verwendeten<br />
Versorgungsspannung und vom Spannungshub zwischen "high" und "low" und ist deshalb bei<br />
CMOS-Schaltungen, die nur mit 3 V und weniger Versorgungsspannung arbeiten, entsprechend<br />
verringert.<br />
Ganz nebenbei sei hier erwähnt, daß Defekte in CMOS-Schaltungen, selbst wenn sie keine groben<br />
Funktionsstörungen verursachen, sich fast immer in erhöhten Ruheströmen äußern. Über eine<br />
Prüfung <strong>der</strong> Stromaufnahme in Abhängigkeit von den logischen Zuständen einer Schaltung ist also<br />
bei CMOS ein sehr effizientes Testverfahren möglich.<br />
Technologisch erfor<strong>der</strong>t die CMOS-Technik einen zusätzlichen Aufwand im Gegensatz zu nMOS.<br />
n-channel p-channel<br />
GND VDD<br />
n+ n+<br />
p- bulk silicon<br />
28<br />
p+ p+<br />
n-well<br />
Abb. 8.46a: CMOS-Inverter (Schnitt) in n-Wannen-Technologie<br />
n-diffusion<br />
p-diffusion<br />
metal<br />
gate-oxide<br />
field-oxide<br />
p - bulk<br />
poly-silicon<br />
n-well
Informatik V, Kap. 8, WS 98/99<br />
Während ein n-Kanal-MOS-Transistor ein p-dotiertes Grundsubstrat benötigt, ist für einen p-Kanal-<br />
Transistor eine n-dotiertes Grundsubstrat erfor<strong>der</strong>lich. Damit ist es notwendig, entwe<strong>der</strong> innerhalb<br />
eines n-dotierten Grundsubstrates für den n-Kanal- Transistor einen als Quasi- Grundsubstrat<br />
dienenden p-dotierten Bereich einzubauen o<strong>der</strong>, alternativ, bei Ausgang von einem p-dotierten<br />
Grundsubstrat für den p -Kanal-Transistor einen n-dotierten Bereich einzubauen. Diese Quasi-<br />
Grundsubstrate werden meistens als "Wannen" (wells, tubs) bezeichnet und sind durch die Technik<br />
<strong>der</strong> Ionen-Implantation in guter Qualität herstellbar.<br />
Metall<br />
n-channel p-channel<br />
GND VDD<br />
n+ n+<br />
p-well<br />
n- bulk silicon<br />
29<br />
p+ p+<br />
Abb. 8.46 b: CMOS-Inverter (Schnitt) in p-Wannen Technologie<br />
n-diffusion<br />
p-diffusion<br />
gate-oxide<br />
field-oxide<br />
n - bulk<br />
poly-silicon<br />
p-well<br />
Entsprechend unterscheidet man heute zwischen n-Wannen-CMOS (mit speziellen Wannen für die p-<br />
Kanal-Transistoren, wie in Abb. 8.46 a) und p-Wannen-CMOS (mit speziellen Wannen für die n-<br />
Kanal-Transistoren). Beide haben spezifische Vor- und Nachteile.<br />
Zunächst wird im Fertigungsprozeß die Kristallstruktur durch mehrfaches Umdotieren (n - p - n bei n<br />
- Kanal- Transistoren in <strong>der</strong> p-Wanne, p - n - p bei p-Kanal-Transistoren in <strong>der</strong> n-Wanne) nicht<br />
besser. Deshalb wird bezüglich <strong>der</strong> Leitfähigkeit und <strong>der</strong> Schaltgeschwindigkeit <strong>der</strong> "native" -<br />
Transistor, also <strong>der</strong> p-Kanal-Transistor direkt im n-Substrat bzw. <strong>der</strong> n-Kanal-Transistor im p-<br />
Substrat dem Vergleichstyp in <strong>der</strong> Wanne überlegen sein.<br />
Will man eine Technologie bauen, bei <strong>der</strong> p-Kanal-Transistor und n-Kanal-Transistor möglichst<br />
gleich "gut" sein sollen, so wird man die p - Wannen-Technologie bevorzugen, soll dagegen <strong>der</strong> n -<br />
Kanal-Transistor auf beste Leistung gezüchtet werden, so ist die n-Wannen-Technologie<br />
vorzuziehen.<br />
Letzte hat den für den Aufbau <strong>der</strong> ICs in Gehäuse den Vorteil, daß das Grundsubstrat auf Masse (0<br />
V) liegt. In neueren CMOS-Technologien werden vermehrt sowohl für p-Kanal- als auch für n-<br />
Kanal-Transistoren jeweils spezifische Wannen-Bereiche verwendet (Twin- Tub- Technologie).<br />
An dieser Stelle sei angemerkt, daß heutige hochintegrierte Schaltungen, egal ob Speicher o<strong>der</strong><br />
Prozessoren, fast ausschließlich in CMOS-Technologie gefertigt werden. In <strong>der</strong> digitalen<br />
Kommunikationstechnik hat auch die BiCMOS-Technologie, welche bipolare und CMOS-<br />
Schaltungen kombiniert beinhaltet, noch eine gewisse Bedeutung.<br />
8.5.8 Statische CMOS-Technik<br />
Der einfache Inverter in CMOS-Technik ist bereits in Abb. 8.44 dargestellt.
Informatik V, Kap. 8, WS 98/99<br />
In <strong>der</strong> sogenannten statischen CMOS-Logik werden die logischen Gatter voll komplementär<br />
aufgebaut. Jedem n-Kanal-Transistor entspricht ein p-Kanal-Transistor, <strong>der</strong> auch vom selben<br />
Eingang geschaltet wird. Als Beispiel sei das 2-fach NAND- Gatter betrachtet (Abb. 8.47).<br />
x1<br />
x2<br />
VDD<br />
p- enh.<br />
n-enh.<br />
n-enh.<br />
GND<br />
p- enh.<br />
y<br />
30<br />
x1 x2 y<br />
0 0 1<br />
0 1 1<br />
1 0 1<br />
1 1 0<br />
Abb. 8.47: 2-NAND-Gatter in statischer CMOS-Logik<br />
Der Serienschaltung von 2 Transistoren im n-Kanal-Teilnetz entspricht eine Parallelschaltung im p-<br />
Kanal-Teilnetz. Außer für Umschaltvorgänge ist entwe<strong>der</strong> nur das p-Kanal-Netz o<strong>der</strong> das n-Kanal-<br />
Netz leitend. Ein statischer Stromfluß zwischen VDD und GND tritt nicht auf (bzw. ist, wenn er<br />
auftritt, ein Abzeichen für Fertigungsfehler). Das zweite statische Grundgatter, das NOR, ist in Abb.<br />
8. 48 dargestellt.<br />
x1<br />
x2<br />
VDD<br />
p- enh.<br />
p- enh.<br />
n-enh.<br />
GND<br />
y<br />
n-enh.<br />
x1 x2 y<br />
0 0 1<br />
0 1 0<br />
1 0 0<br />
1 1 0<br />
Abb. 8.48: NOR-Gatter in statischer CMOS-Technologie<br />
Im NOR tritt mit parallelen n-Kanal-Transistoren und seriellen p-Kanal-Transistoren die zum NAND<br />
komplementäre Struktur auf.<br />
Beide Grundgatter sind in dieser Form praktisch verwendbar. Im Zweifelsfall wird man wegen <strong>der</strong><br />
geringeren Leitfähigkeit von p-Kanal-Transistoren gegenüber n-Kanal-Typen (etwa Faktor 3 bei<br />
gleichen Abmessungen), welche sich bei Serienschaltung stärker auswirkt, das NAND vorziehen.<br />
Sollen in CMOS-Schaltungen ein p-Kanal und eine n-Kanal-Transistor den gleichen Kanalwi<strong>der</strong>stand<br />
haben, so ist beio gleicher Kanallänge <strong>der</strong> p-Kanal-Transistor etwa dreifach breiter aufzubauen.<br />
Deshalb werden in Serie geschaltete p-Kanal-Transistoren, <strong>der</strong>en Kanalwi<strong>der</strong>stände sich dabei<br />
addieren (wie im NOR) eher vermieden.
Informatik V, Kap. 8, WS 98/99<br />
Trotzdem zeichnet sich die CMOS-Technik dadurch aus, daß man elektrisch nahezu gleichwertige<br />
komplementäre n- und p-Kanal-Schalter bauen kann. In <strong>der</strong> Bipolartechnik ist das mit npn / pnp -<br />
Transistoren in <strong>der</strong> <strong>Digitaltechnik</strong> nie gelungen.<br />
Bei Schaltungen dieser Art muß im Gegensatz zur n-MOS-Technik, das vorherige Gatter nicht eine,<br />
son<strong>der</strong>n stets zwei Eingangslasten treiben, nämlich den p- und den n-Kanal-Transistor. Im Mittel ist<br />
<strong>der</strong> Unterschied sogar höher, da <strong>der</strong> p-Kanal-Transistor jeweils im Mittel dreifach größer als <strong>der</strong><br />
entsprechende n-kanal-Transistor sein wird. Man geht von einer im Vergleich zu nMOS drei- bis<br />
vierfach höheren Kapazität aus. Dies bedingt eine höhere Treiber-Fähigkeit, die allerdings bei<br />
längeren Verbindungsleitungen zwischen den Gattern weniger ins Gewicht fällt.<br />
Dagegen macht sich diese Kapazität direkt bei <strong>der</strong> dynamischen Verlustleistung bemerkbar.<br />
Der zweite Nachteil gegenüber nMOS ist die höhere Anzahl <strong>der</strong> Transistoren. Für ein Grundgatter<br />
mit k Eingängen wird man in nMOS k n-Kanal-Transistoren und einen p-Kanal-Transistor benötigen,<br />
in statischer CMOS-Logik sind es jeweils k p- bzw. n- Kanal-Transistoren.<br />
Die nicht-invertierenden Gatter AND und OR benötigen wie in <strong>der</strong> nMOS-Technik jeweils einen<br />
zusätzlichen Inverter (Abb. 8.49 /8.50).<br />
x1<br />
x2<br />
p- enh.<br />
n-enh.<br />
n-enh.<br />
VDD<br />
GND<br />
p- enh.<br />
31<br />
p- enh.<br />
Abb. 8.49: 2-AND-Gatter in statischer CMOS-Logik<br />
x1<br />
x2<br />
p- enh.<br />
p- enh.<br />
n-enh.<br />
GND<br />
VDD<br />
n-enh.<br />
p- enh.<br />
n-enh.<br />
GND<br />
Abb. 8.50: 2-OR-Gatter in statischer CMOS-Logik<br />
y<br />
n-enh.<br />
Wie in <strong>der</strong> nMOS-Logik ist es auch in CMOS möglich, komplexe Gatterfunktionen einstufig zu<br />
realisieren.<br />
y
Informatik V, Kap. 8, WS 98/99<br />
VDD<br />
D<br />
A<br />
B<br />
C<br />
p-enh. p-enh.<br />
n-enh.<br />
n-enh.<br />
n-enh. n-enh.<br />
nenh.<br />
P<br />
p-enh. p-enh. p-enh.<br />
A B C<br />
E<br />
D<br />
E<br />
GND<br />
out<br />
Abb. 8.51: CMOS NAND / NOR Komplexgatter in statischer Logik<br />
Solche Komplexgatter erlauben einstufig eine sehr kompakte Realisierung zweistufiger Logik-<br />
Funktionen. Praktisch sind <strong>der</strong> Größe <strong>der</strong> Schaltung aber Grenzen gesetzt durch den Substrateffekt<br />
bei in Serie geschalteten Transistoren und die große Kapazität interner Schaltungsknoten. In Abb.<br />
8.51 verbindet <strong>der</strong> Knoten P insgesamt 5 Transistoren und würde physikalisch (im Layout) ein<br />
größeres Verbindungsnetzwerk darstellen müssen. Dessen Kapazität bereitet sowohl bei<br />
Umschaltvorgängen als auch beim Test Probleme.<br />
Insbeson<strong>der</strong>e bei CMOS-Technologien, die mit einer Versorgungsspannung von 3 V und darunter<br />
arbeiten, können bereits 3 Transistoren in Serie bezüglich <strong>der</strong> Laufzeiten ungünstiger sein als eine<br />
zweistufige Realisierung <strong>der</strong> Funktion.<br />
Die statische CMOS-Logik hat heute trotz <strong>der</strong> relativ hohen Zahl <strong>der</strong> Transistoren eine weite<br />
Anwendung gefunden. Auch spezielle Konstruktionen wie Transmission Gates lassen sich in CMOS<br />
mit relativ guten elektrischen Eigenschaften gegenüber nMOS realisieren.<br />
S<br />
in out<br />
S<br />
Abb. 8.52: CMOS-Transmission Gate<br />
Man benötigt zur Ansteuerung allerdings auch das Komplement des Steuersignals.<br />
Für kleine Spannungen zwischen in und S, für welche <strong>der</strong> n-Kanal-Transistor nur schlecht leitend ist,<br />
übernimmt hier <strong>der</strong> p-Kanal-Transistor die Leitung, so daß insgesamt die elektrischen Eigenschaften<br />
des Transmissionsgatters wesentlich besser sind als die eines einzelnen Pass-Transistors.<br />
Konstruktionen dieser Art werden vielfältig verwendet, um die Verbindung zwischen Treibern und<br />
Bus-Strukturen in Rechnern zu bilden.<br />
32
Informatik V, Kap. 8, WS 98/99<br />
8.5.9 Dynamische CMOS-Logik<br />
Die gegenüber nMOS hohe Zahl <strong>der</strong> Transistoren in statischen CMOS-Schaltungen war <strong>der</strong> Anlaß,<br />
nach alternativen Schaltungstechniken zu suchen.<br />
Zunächst ist es natürlich möglich, in CMOS eine Quasi- nMOS-Schaltungstechnik zu bauen. Dazu<br />
wird man typischerweise einen selbstleitend geschalteten p-Kanal-Transistor als "pull-up-Transistor"<br />
verwenden.<br />
VDD<br />
Eingänge<br />
n-Kanal -<br />
Netzwerk<br />
GND<br />
Abb. 8.53: Quasi-nMOS-Gatter<br />
Ausgang<br />
Diese Schaltung bietet wie<strong>der</strong>um alle negativen Eigenschaften <strong>der</strong> nMOS-Schaltungstechnik und hat<br />
sich deshalb nicht durchgesetzt.<br />
f1<br />
f1<br />
Eingänge<br />
VDD<br />
n-Kanal -<br />
Netzwerk<br />
GND<br />
Abb. 8.54: Dynamische CMOS-Schaltung<br />
Q<br />
Cl<br />
Den Aufbau von dynamischen CMOS-Schaltungen, welche mit weniger Transistoren auskommen als<br />
statische CMOS-Gatter, zeigt Abb. 8.54.<br />
Das Verhalten <strong>der</strong> Schaltung wird durch ein Taktsignal gesteuert. Wenn f = 0 ist, so wird <strong>der</strong> p-<br />
Kanal-Transistor zwischen VDD und dem internen Knoten Q leitend.<br />
Der Knoten und die interne Kapazität Cl werden aufgeladen.<br />
Nimmt f den Wert "1" an, so wird <strong>der</strong> n-Kanal-Transistor unterhalb des Netzwerks leitend, <strong>der</strong> p-<br />
Kanal-Transistor sperrt. Nun wird in Abhängigkeit von <strong>der</strong> logischen Funktion das n-Kanal-<br />
Netzwerk leitend (für Q = 0) o<strong>der</strong> bleibt gesperrt. Der entsprechende logische Wert steht am<br />
Ausgang an.<br />
33
Informatik V, Kap. 8, WS 98/99<br />
Man kann durchaus mehrere logische Stufen dieser Art, die gemeinsam über denselben Takt f<br />
gesteuert werden, kaskadieren.<br />
Es ergeben sich aber zwei Probleme:<br />
Im "high"-Zustand des Ausgangs wird dieser nur dynamisch gespeichert. Mittels <strong>der</strong> in Cl<br />
gespeicherten Ladungsmenge wird man keine größeren Netzwerke schalten können, <strong>der</strong> Knoten<br />
entlädt sich auch durch Leckströme. Die Schaltung ist so auch empfindlich gegen eingestreute<br />
Signale von außen.<br />
Bei Verknüpfung mehrerer Gatter muß die Setzung aller Eingänge in <strong>der</strong> "high"-Phase des<br />
gemeinsamen Taktsignals erfolgen. Auch während <strong>der</strong> Precharge-Phase produzierte die Schaltung<br />
logische Werte, die an die nächste Stufe weitergegeben werden, die aber nicht unbedingt dem erst in<br />
<strong>der</strong> "discharge" -Phase ermittelten Endwert entsprechen. Reicht die Zeit nicht aus, um innerhalb <strong>der</strong><br />
"discharge" -Phase den richtigen logischen Wert auch an das letzte Gatter zu geben, so wird unter<br />
Umständen ein falscher Wert erzeugt.<br />
Es gibt nun verschiedene Möglichkeit, die Weitergabe <strong>der</strong> "vorläufigen" logischen Werte während<br />
<strong>der</strong> Precharge-Phase an nachfolgende Stufen zu unterbinden. Die einfachste ist ein Transmission<br />
Gate, das durch ein weiteres Taktsignal (o<strong>der</strong> auch durch einen leicht verzögerten Takt f) gesteuert<br />
wird (Abb. 8. 55).<br />
f1<br />
f1<br />
Eingänge<br />
VDD<br />
n-Kanal -<br />
Netzwerk<br />
Q<br />
GND<br />
Cl<br />
34<br />
f1<br />
f1<br />
Ausgang<br />
Abb. 8.55: Dynamische CMOS-Schaltung mit Transmission Gate am Ausgang<br />
Eine an<strong>der</strong>e Schaltungsvariante hat sich aber als günstiger erwiesen, die sogenannte Domino-Logik.<br />
f1<br />
f1<br />
Eingänge<br />
VDD<br />
n-Kanal -<br />
Netzwerk<br />
GND<br />
Abb. 8.55: Gatter in CMOS Domino-Logik<br />
Q<br />
Cl<br />
out
Informatik V, Kap. 8, WS 98/99<br />
In <strong>der</strong> Domino-Logik ist <strong>der</strong> logischen Stufe jeweils ein Inverter nachgeschaltet.<br />
Damit muß zunächst nur dessen Eingang geschaltet werden. Der Inverter bewirkt aber auch, daß<br />
während <strong>der</strong> Aufladephase, zu welcher <strong>der</strong> Knoten Q auf "high" liegt, <strong>der</strong> Inverter für eine logische<br />
"0" am Ausgang out erzeugt. Dies bewirkt, daß in <strong>der</strong> "Charge" - Phase (f = 0) alle Eingänge von n-<br />
Kanal-Netzwerken fest auf "0" liegen.<br />
Erst dann, wenn die "Charge"-Phase abgeschlossen ist, kann Q auf "0" gesetzt werden und einen<br />
Signalwechsel in einer nachfolgenden Schaltung bewirken. Damit sind die Timing-Probleme<br />
weitgehend gelöst . In <strong>der</strong> Domino-Logik "fallen" die Gatter nacheinan<strong>der</strong> wie die Domino-Steine in<br />
den "richtigen" Logik-Zustand. Die Discharge-Phase muß nur ausreichend lang sein. In Domino-<br />
Logik ist allerdings nur die Realisierung nicht-invertieren<strong>der</strong> Gatter möglich, zusätzliche "normale"<br />
Inverter sind notwendig.<br />
Alle vorstehend gezeigten dynamischen CMOS-Schaltungen sparen zwar gegenüber <strong>der</strong> statischen<br />
Logik potentiell Transistoren ein, sie benötigen aber ein zusätzliche Takt - Netzwerk. Der Aufwand<br />
lohnt sich nur dann, wenn die Anzahl <strong>der</strong> Transistoren im n-Kanal-Netzwerk relativ groß ist.<br />
In neueren Technologien mit nur 3,3 V o<strong>der</strong> weniger Versorgungsspannung wird man möglichst<br />
schon Serienschaltungen von mehr als 2 Transistoren zu vermeiden suchen. Damit werden auch die<br />
n-Kanal-Netze prinzipiell kleiner, dynamische Logik ist damit gegenüber statischer weniger attraktiv.<br />
8.6 BICMOS-Logik<br />
Wir haben in den letzten Kapiteln gesehen, daß MOS-Schaltungen bezüglich Intergationsdichte und<br />
Leistungsverbrauch den bipolaren Schaltungen überlegen sind, aber viel weniger als<br />
"Stromlieferanten" zum Treiben größerer Netzwerke o<strong>der</strong> längerer Verbindungsleitungen taugen.<br />
Deshalb stellt die BICMOS-Technologie als Symbiose aus CMOS- und Bipolar-Techniken eine<br />
Reihe beson<strong>der</strong>er Möglichkeiten dar. Abb. 8.57 zeigt einen Treiber, z. B. für größere Verbindungsnetze,<br />
in BICMOS-Technologie.<br />
Bezeichnend ist, daß im bipolaren Teil wie<strong>der</strong> nur npn-Transistoren als aktive Elemente verfügbar<br />
sind, welche eine bestimmte Phasendreher-Logik brauchen, um als optimale Gegentakt-Endstufe<br />
wirken zu können.<br />
in<br />
VDD<br />
Abb. 8.57: BICMOS-Treiberstufe<br />
out<br />
GND<br />
BICMOS-Schaltungen werden sowohl als diskrete Schaltkreise (z. B. TTL -kompatible 14BCT-<br />
Serie) als auch als Treiberzellen für die Verwendung innerhalb von ICs und für <strong>der</strong>en Ausgangs-<br />
Verstärkerzellen (Ausgangspads) angeboten.<br />
Für logische Verknüpfungen bleibt aber stets <strong>der</strong> CMOS-Schaltungsteil zuständig.<br />
8.7 Gallium-Arsenid-Schaltkreise<br />
35
Informatik V, Kap. 8, WS 98/99<br />
Bezüglich <strong>der</strong> erreichbaren Schaltgeschwindigkeiten bieten Bauelemente aus Gallium-Arsenid gegenüber<br />
Silizium Vorteile.<br />
Bei niedrigen elektrischen Feldstärken hat Gallium-Arsenid eine etwa sechsfach höhere Elektronenbeweglichkeit<br />
als Silizium. Während Silizium bei normalen Temperaturen eine Leitfähigkeit hat, die<br />
insbeson<strong>der</strong>e bei hohen Frequenzen zu Verlusten führt, ist Gallium-Arsenid nahezu ein Isolator, hat<br />
also wesentlich geringere Verluste.<br />
Der höhere Bandabstand erlaubt auch eine höhere Betriebstemperatur (bis ca. 250 Grad Celsius).<br />
Als wesentlichen Vorteil bietet Gallium-Arsenid auch die mögliche Kombination elektronischer und<br />
optischer Bauelemente.<br />
Dem stehen wesentliche Nachteile gegenüber:<br />
Zunächst ist das Ausgangsmaterial längst nicht so verfügbar wie Silizium. Eine auf Oxidation<br />
aufgebaute planare Fertigungstechnologie funktioniert mit GaAs nicht, weil we<strong>der</strong> Ga noch As ein<br />
stabiles Oxid bilden. Deshalb haben GaAs-Technologien mit MOS-Transistoren (man muß dazu<br />
SiO2 o<strong>der</strong> Si3N4 nehmen) auch keine praktische Bedeutung erlangt.<br />
Gallium-Arsenid ist mechanisch längst nicht so stabil wie Silizium, man kann deshalb nur kleine<br />
Wafer mit Durchmessern von maximal ca. 10 cm verwenden, während Silizium-ICs Wafer von 30 cm<br />
und mehr Durchmesser erlauben.<br />
Alle analogen und digitalen IC-Technlogien auf <strong>der</strong> Basis von GaAs verwenden den MESFET, also<br />
den Transistor mit Schottky-Übergang als aktives Bauelement.<br />
Dies hat verschiedene Konsequenzen:<br />
Der Spannungsbereich am Gate ist beschränkt in Vorwärts- und in Rückwärtsrichtung. GaAs-<br />
Schaltungen haben deshalb einen internen logischen Hub von nur ca. 0,4 V. Dies bedingt wie<strong>der</strong>um,<br />
daß die technologisch bedingten Schwankungen von Schwellenspannungen auf einem Chip nur sehr<br />
klein sein dürfen (ca. 0,1V).<br />
Zunächst sind nur selbstleitende Transistoren verfügbar, außerdem nur solche mit n-leitendem Kanal.<br />
Die fortgeschrittenste GaAs-Technologie ist die sogenannte DCFL (direct coupled FET) Logik. Sie<br />
verwendet selbstleitende und selbstsperrende FETs (Abb. 8 58) und ähnelt im Schaltungsaufbau <strong>der</strong><br />
nMOS-Technolgie.<br />
VDD<br />
Ue1<br />
Ue2<br />
T1<br />
T3<br />
T2<br />
Ua<br />
Abb. 8.58: Grundgatter (NOR) in DCFL-Technologie<br />
Die Transistoren T1 und T2 sind selbstsperrend, T3 ist selbstleitend und wirkt als passives<br />
Wi<strong>der</strong>standselement. Das Grundgatter ist ein NOR.<br />
An<strong>der</strong>e GaAs-Technologien, die Buffered FET Logic (BFL) und die Schottky-Diode-FET Logic)<br />
verwenden nur selbstleitende FETs und Dioden zum Pegelshift. Wegen den geringeren<br />
Leistungsaufnahme eignet sich vornehmlich die DCFL für die Großintegration. Mit GaAs-<br />
Schaltkreisen wurden bisher Komplexitäten bis ca. 100 000 Gatter erreicht, also z. B. komplette<br />
Mikroprozessoren entwickelt.<br />
36
Informatik V, Kap. 8, WS 98/99<br />
Die gegenüber Si viel teurere Fertigung (die früher vorwiegend von den Militärs bezahlt wurde,weil<br />
GaAs bei weniger empfindlich gegen radioaktive Bestrahlung ist als Si) und die ebenfalls rasanten<br />
Fortschritte <strong>der</strong> Si-Technologie haben in letzter Zeit die GaAs-Technologie eher wie<strong>der</strong> zurückgedrängt.<br />
Dazu tragen auch 2 physikalische Effekte bei:<br />
− für hohe Feldstärken, wie sie in Kurzkanal-Bauelementen normal sind, ist die Sättigungs-<br />
Driftgeschwindigkeit maßgeblich, nicht die Beweglichkeit. Und darin sind Si und GaAS fast gleich<br />
− Si hat gegenüber GaAs eine bessere Wärmeleitfähigkeit.<br />
Deshalb wird GaAs heute vorwiegend bei diskreten Bauelementen <strong>der</strong> Mikrowellentechnik<br />
verwendet.<br />
Mit <strong>der</strong> zur Zeit entwickelten Silizium-Germanium-Mischtechnologie entsteht für GaAs auch für<br />
Hochgeschwindigkeitsanwendungen ein ernsthafter Konkurrent.<br />
8.8 Vergleich <strong>der</strong> Schaltkreis-Technologien<br />
Abschließend sollen die wichtigsten IC-Technologien im Vergleich dargestellt werden. Hier muß<br />
man unterscheiden zwischen einerseits zwischen Schaltkreisfamilien, welche einen Aufbau von Logik<br />
aus diskreten Gatter-Bausteinen (bzw. mehreren einzeln anschließbaren Gattern in einem Gehäuse)<br />
und komplexeren Baugruppen (Zähler, Addierer, Register, Multiplexer etc.) ermöglichen und<br />
Techniken für die monolithische Implementierung auf einem IC.<br />
Bausteine, welche lediglich einige Gatter beinhalten, werden auch als "Small-Scale Integrated" (SSI)<br />
bezeichnet, einfache digitale Baugruppen sind oft als "Medium Scale Integrated" (MSI) -ICs<br />
verfügbar. Ab einigen tausend Transistoren spricht man von "Large Scale Integration" (LSI), wozu<br />
z. B. einfache Mikroprozessoren und Mikrocontroller rechnen (Z80, 8068, 8051 etc.).<br />
Mikroprozessoren mit mehr als ca. 100 000 Transistoren (16 Bit-uPs) wird man als "Very Large<br />
Scale" (VLSI)-ICs bezeichnen, und für 32 Bit- und 64 Bit-Prozessoren mit viel mehr als 1 Mio<br />
Transistoren wie z. B. Pentium sind "Ultra Large Scale" (ULSI) Bausteine.<br />
Je<strong>der</strong> Entwerfer eines digitalen Systems hat nun eine Fülle von technischen Möglichkeiten, seine<br />
Schaltungen aus HW-Bausteinen unterschiedlicher Technologie und Komplexität und natürlich auch<br />
aus SW-, die auf einem Mikroprozessor o<strong>der</strong> Mikrocontroller abläuft, aufzubauen. Getrieben wird<br />
<strong>der</strong> Entwurf von ganz unterschiedlichen Gesichtspunkten wie:<br />
− Entwurfsdauer und -Kosten<br />
− erwartete Stückzahl des Systems<br />
− Kompatibilität<br />
− Kosten <strong>der</strong> Implementierung<br />
Um im "Urwald" <strong>der</strong> technolgischen Möglichkeiten eine kleine Orientierung zu geben, sollen<br />
zunächst die Basis-Technologien bzw. <strong>der</strong>en Baustein-Serien verglichen werden.<br />
Die TTL-Familie wurde im Lauf <strong>der</strong> Zeit von <strong>der</strong> Standard-TTL-Logik, die eine mittlere<br />
Verzögerungszeit von ca. 10 ns pro Gatter aufweist und eine Taktrate von ca. 35 MHz zuläßt, zu<br />
Schottky-Dioden-TTL-Logiken (AS, ALS, FAST) weiterentwickelt, die bei mittleren Verzögerungszeiten<br />
von 1,5 ns maximale Taktraten von bis zu 200 MHz zulassen.<br />
37
Informatik V, Kap. 8, WS 98/99<br />
Typ Kenn- Pv / mW Td / ns Pv * tp / pJ fmax / MHz<br />
buchst.<br />
Stand. TTL - 10 10 100 35<br />
High Speed TTL H 22 5 110 80<br />
Low-Power TTL L 1 30 30 3<br />
Schottky TTL S 20 3 60 125<br />
Low-Power LS 2 10 20 4<br />
Schottky TTL<br />
LP adv. TTL ALS 1 3 3 35 bis 50<br />
Advanced<br />
Schottky TTL AS 8,5 1,5 12 125 bis 200<br />
FAST TTL FAST, T 4 1,5 6 100<br />
CMOS High- HCT, HC 1,75 10 bis 12 1,4 25 - 50<br />
Speed TTL ( 0,5 uW / kHz) (0,005 pJ / kHz)<br />
CMOS adv. AC, ACT 0,8uW / kHz 3 0,002 pJ / kHz 100<br />
TTL<br />
BICMOS TTL BCT 1 3 3 120<br />
Abb. 8.59: Übersicht über die TTL-Schaltkreisfamilie<br />
Bemerkenswert ist auch, daß seit den 70er Jahren TTL-kompatible CMOS-Schaltkreise entwickelt<br />
wurden, die sich zunächst durch geringe Leistungsaufnahme bei kleinen Schaltgeschwindigkeiten<br />
auszeichneten. In den letzten TTL- kompatiblen CMOS-Serien werden aber immerhin Schaltzeiten<br />
im Bereich weniger ns erreicht. Abb. 8.59 vergleicht verschiedene Technologien <strong>der</strong> TTL-Familie<br />
bezüglich <strong>der</strong> Leistungsaufnahme pro Gatter, <strong>der</strong> typischen Gatter-Verzögerungszeit, des Produkts<br />
aus Verzögerung und Leistungsaufnahme und <strong>der</strong> maximalen Taktfrequenz. Das sogenannte "Power-<br />
Delay-Produkt" ist ein realistischer Maßstab dafür, wie leistungshungrig bzw. sparsam eine<br />
Technologie ist. Typisch für CMOS-Schaltkreise ist die direkte Abhängigkeit <strong>der</strong> Leistungsaufnahme<br />
von <strong>der</strong> Taktfrequenz.<br />
Typ Kennbuchstabe Pv / mW td / ns Pv td / pJ<br />
Standard 10.1 ....../ .5 25 1 25<br />
10.2....../ .6 25 2 50<br />
10.5 .... 25 1,5 35<br />
High Speed 1 bis 6 70 1 70<br />
10.H100 35 1 35<br />
100.100 50 0,75 38<br />
100 E 100 30 0,6 18<br />
Abb. 8.60: Übersicht über die ECL-Schaltkreisfamilie<br />
Wie Tabelle 8.60 zeigt, sind ECL-Bausteine mit Gatter-Verzögerungen weit unter 1 ns kommerziell<br />
erhältlich. In mittelhoch-integrierter Form als Gate-Arrays mit bis zu ca. 20 000 Gattern sind bei<br />
ECL auch Gatter-Verzögerungen um 0,1 ns (100 ps) realisiert worden.<br />
Verschiedene CMOS-Logiken im Vergleich zeigt Abb. 4.52. Bis auf die Standard-Familie, die mit<br />
Spannungen bis 15 V betrieben werden kann und die man als "langsame störfeste Logik"<br />
kennzeichnen könnte, sind die an<strong>der</strong>en Familien TTL-kompatibel, was auch durch die Bezeichnung<br />
74....C... gekennzeichnet ist. Auch hier ist wie<strong>der</strong> die Verlustleitung eine direkte Funktion <strong>der</strong><br />
Schaltgeschwindigkeit bzw. <strong>der</strong> Taktfrequenz des Systems.<br />
38
Informatik V, Kap. 8, WS 98/99<br />
Typ Kennbuchst. Pv / mW td / ns Pv td / pJ<br />
Standard 4........ 0,25 bis0,03 90 bis 100 0,03 pJ / kHz<br />
14...... uW / kHz<br />
High Speed 74 HC...... 0,5 uW / kHz 10 bis 12 0,005 pJ / kHz<br />
74 HCT.....<br />
Advanced 74 AC..... 0,8 uW / kHz 3 0,002 pJ / kHz<br />
74 ACT.....<br />
BICMOS 74 BCT..... 1 3 120<br />
Abb. 8. 61: CMOS-Logikfamilien<br />
Spitzenleistungen bezüglich <strong>der</strong> Schaltgeschwindigkeit erreichen die verschiedenen GaAs-<br />
Technologien (Abb. 8.62). In Submikron-GaAs-Technologien sind Schaltzeiten von weit unter 0,1 ns<br />
möglich. Bei integrierten Systemen spielen dann allerdings weniger die Logik-Gatter als vielmehr die<br />
Verbindungsleitungen zwischen den Gattern die entscheidende Rolle als verzögernde Elemente.<br />
Schaltungstechnik Pv / mW td / ps Pv td / pJ<br />
BFL (1 um) 10 90 0,9<br />
BFL (0,5 um) 10 60 0,6<br />
SDFL (1 um) 2,5 150 0,4<br />
DCFL (10 um) 0,25 60 0,15<br />
DCFL (1 um) 1,5 10 0,015<br />
DCFL (0,5 um) 2,0 8 0,016<br />
HEMT ca. 2 6 0,01<br />
Abb. 8.62: GaAs-Schaltkreistechnik<br />
Damit lassen sich die extrem kurzen Schaltzeiten <strong>der</strong> aktiven Elemente nicht einfach in kurze<br />
Signallaufzeiten und hohe Taktraten im Gesamtsystem umsetzen.<br />
Ein Rechnerhersteller, <strong>der</strong> mit langsameren aktiven Elementen arbeitet, die aber durch<br />
Großintegration auf Si-Basis im Mittel viel kürzere Verbindungsleitungen untereinan<strong>der</strong> aufweisen,<br />
wird etwa gleich schnelle und viel billigere Rechner bauen können als die Konkurrenz mit niedrig<br />
integrierten, aber superschnellen GaAs-Schaltkreisen (die außerdem noch viel teurer sind).<br />
Die Kompatibilität verschiedener Schaltkreis-Familien untereinan<strong>der</strong> ist beschränkt.<br />
Abb. 8.63 zeigt die typischen Werte von Betriebsspannung (Vcc bzw Vdd) sowie die typischen<br />
maximalen Low-Pegel und minimalen High-Pegel, welche die Bausteine produzieren.<br />
Familie TTL F HC, HCT AC ECL CMOS, 4000, 4000B, 74 C<br />
0-Pegel 0,5 0,4 0,1 0,1 -1,7 0,05<br />
1-Pegel 3,5 3,5 4,9 4,4 - 0,9 4,95<br />
Betriebs- 5 5 4,5 - 5,5 (HCT) 2 bis 6<br />
2 - 6 (HC)<br />
39<br />
-(4,5 bis5,2) 3 bis 15<br />
Abb. 8.63: Spannungspegel verschiedener Logik-Familien
Informatik V, Kap. 8, WS 98/99<br />
Für eine Kombination von TTL- und CMOS-Bausteinen (mit Ausnahme <strong>der</strong> CMOS 15 V-Serie) ist<br />
eine elektrische Verknüpfung normalerweise möglich. Man muß jedoch beachten, daß manche TTL-<br />
Bausteine (z. B. die mit "Open Collector"-Ausgang) verlangen, daß <strong>der</strong> Eingang einer folgenden<br />
Stufe einen Strom liefert o<strong>der</strong> aufnimmt. Eine ansonsten TTL-kompatible CMOS-Schaltung wird das<br />
nicht können.<br />
Für die Verknüpfung von ECL- mit TTL- o<strong>der</strong> CMOS-Schaltungen werden spezielle Pegelwandler-<br />
Bausteine benötigt, die z. B. auch in ECL- o<strong>der</strong> TTL-Katalogen zur Verfügung stehen. Natürlich<br />
erzeugen solche Bausteine zusäzliche Verzögerungen und Verluste (und Kosten).<br />
Deshalb ist es eine gute Praxis, auf einer Platine bei einer Schaltkreisfamilie zu bleiben, auch deshalb,<br />
weil man dann mit einer Versorgungsspannung (z. B. 5 V) auskommt.<br />
GaAs-Schaltungen sind ebenfalls mit TTL o<strong>der</strong> CMOS nicht kompatibel. In <strong>der</strong> Praxis wird man<br />
trotzdem ggf. einen kleinen GaAs-Schaltkreis als Vorstufe einsetzen, z. B. als Frequenzteiler, und die<br />
nachfolgende Logik konventionell ausführen.<br />
Abschließend sollen die verschiedenen Schaltkreis-Technologien im Überblick dargestellt werden<br />
(Abb. 8.64).<br />
10<br />
1<br />
0,1<br />
td<br />
1000<br />
100<br />
CMOS<br />
alt<br />
0,1 pJ<br />
HC<br />
HCT<br />
AC / AST<br />
CMOS<br />
0,25 u<br />
CMOS<br />
0,5 u<br />
Ga As<br />
ED<br />
LSTTL<br />
0,1 1 10 100 1000 10**4 10**5 Pv<br />
0,001<br />
u W<br />
AS<br />
FAST<br />
Si-bipolar<br />
40<br />
STTL<br />
ECL<br />
GaAs<br />
CD-FET<br />
Abb. 8.64a: Geschwindigkeits-Leistungsdiagramm für verschiedene Schaltkreisfamilien<br />
Pv / mW<br />
10** 3<br />
10** 2<br />
10** 1<br />
10**0<br />
10** -1<br />
10**- 2<br />
10**- 3<br />
Gatterleistung über Taktfrequenz<br />
ECL (50 Ohm)<br />
ECL (75 Ohm)<br />
TTL<br />
TTL-LS<br />
CMOS (15 V)<br />
1 10 100 1000 10**4 10**5<br />
f / kHz<br />
Abb. 8.64 b: Gatterleistung als Funktion <strong>der</strong> Taktfrequenz für verschiedene Technologien
Informatik V, Kap. 8, WS 98/99<br />
Die Vergleiche bestätigen die hervorgehobene Stellung <strong>der</strong> CMOS-Technologie, da nur dort eine<br />
direkte Abhängigkeit zwischen Taktfrequenz und Verlustleitung besteht. Bei den an<strong>der</strong>en<br />
Technologien ist allenfalls ein leichter Anstieg <strong>der</strong> Verlustleitung bei hohen Frequenzen sichtbar.<br />
Dies bedeutet aber nicht, daß CMOS-Schaltkreise bei hohen Schaltgeschwindigkeiten leitungsarm<br />
sind:<br />
Wenn dieselbe Kapazität pro Zeiteinheit 10 mal häufiger umgeladen wird, so wird dazu im Mittel<br />
mindestens auch die zehnfache Energie verbraucht. "Mindestens" dehalb, weil viele Bauelelemente<br />
mit steigen<strong>der</strong> Frequenz mindestens proportional ansteigende Verluste aufweisen!<br />
8.9 Implementierungen digitaler Schaltungen<br />
8.9.1 Verteilte Realisierungen und monolithisch integrierte Realisierungen<br />
In <strong>der</strong> Frühzeit <strong>der</strong> <strong>Digitaltechnik</strong> wurde Logik aus einzelnen aktiven und passiven elektronischen<br />
Bauelementen aufgebaut. Zunächst waren dies Elektronenröhren, Dioden, Wi<strong>der</strong>stände und<br />
Transistoren, die auf Chasis und Sockel montiert und über Drähte miteinan<strong>der</strong> verbunden wurden.<br />
In <strong>der</strong> Technologie <strong>der</strong> 50er und frühen 60er Jahre wurden dann Einzeltransistoren, Dioden und<br />
Wi<strong>der</strong>stände auf Leiterplatten montiert.<br />
Seit den 60er Jahren wurden in kleinem Maße integrierte Bausteine verfügbar.<br />
Die ersten (und einfachsten) Bausteine <strong>der</strong> 74er TTL-Logik-Serie enthielten in einem IC-Baustein<br />
mit z. B. 28 Anschlüssen jeweils mehrere AND-, NAND, OR- o<strong>der</strong> NOR-Gatter.<br />
Mit ca. 10 Gattern pro Baustein spricht man hier von "Small Scale Integration" (SSI).<br />
Wenig später wurden aber auch integrierte bipolare Bausteine mit Addierern, Flip-Flops, Registern,<br />
Enco<strong>der</strong>n, Deco<strong>der</strong>n usw. verfügbar. Mit bis zu ca. 1000 integrierten Gatter-Funktionen spricht man<br />
hier bereits von "Medium Scale Integration".<br />
Solche SSI und MSI-Bausteine werden, oft in CMOS-Technik realisiert, auch heute noch in großer<br />
Breite verwendet, oft zusammen mit noch höher integrierten Schaltkreisen.<br />
In <strong>der</strong> analogen Schaltungstechnik werden verbreitet noch "diskrete" Bauelemente verwendet, also .<br />
Aber auch dort haben seit den 70er Jahren SSI- und sogar MSI-Bausteine Eingang gefunden.<br />
Insbeson<strong>der</strong>e werden integrierte Verstärkerbausteine, sogenannte "Operationsverstärker" verwendet.<br />
Integrierte Bausteine mit tausenden von Transistoren wurden mit den ersten Mikroprozessoren<br />
geschaffen (Z 80, 8080, 8086). Sie wurden schon als "Large Scale Integrated Circuits" bezeichnet<br />
und enthielten bis zu ca. 100 000 Transistoren.<br />
Darüber, bei Millionen integrierter Transistoren, spricht man von "Very Large Scale Integration" ode<br />
sogar "Ultra Large Scale Integration".<br />
Der Entwickler eines digitalen Systems hat heute eine Fülle von Möglichkeiten <strong>der</strong> Implementierung.<br />
Das eine Extrem wird die komplette Implementierung in Software mittels eines Mikroprozessors<br />
o<strong>der</strong> Mikrocontrollers, kombiniert mit RAM- und ROM- Bausteinen sein, das an<strong>der</strong>e praktische<br />
Extrem ist <strong>der</strong> Aufbau aus SSI- (Gatter-) Bausteinen auf einer Platine.<br />
Stecker-<br />
Leiste<br />
Mikropr.<br />
RAM RAM<br />
Platine<br />
41<br />
PROM<br />
PROM<br />
Abb. 8.65a: System-Implementierung durch Platine mit Standard-Rechnerbausteinen
Informatik V, Kap. 8, WS 98/99<br />
Stecker-<br />
leiste<br />
Platine<br />
42<br />
MSI / SSI - Bausteine<br />
Abb. 8.65b: System-Implementierung durch Platine mit Standard-SSI / MSI-Bausteinen<br />
Dazwischen existieren weitere Alternativen. Vor allem haben anwendungsspezifische Integrierte<br />
Schaltkreise (ASICs) seit ca. 15 Jahren eine erhebliche Bedeutung erlangt. Dies sind für eine<br />
spezielle Anwendung durch den Systementwickler (z. B. für ein Motor-Management beim<br />
Kraftfahrzeug o<strong>der</strong> eine Gerätesteuerung) vom Anwen<strong>der</strong> spezifizierte (und oft auch entworfene)<br />
und danach bei einem Halbleiter-Hersteller gefertige ICs.<br />
Sie werden heute ergänzt durch hochintegrierte, beim Systementwickler anwendungsspezifisch<br />
programmierbare Logik-Bausteine.<br />
Diese werden als "programmable logic devices" (PLDs), "programmable array logic" (PAL) o<strong>der</strong><br />
auch als "field-programmable gate arrays" (FPGAs) bezeichnet.<br />
8.9.2 Entwurfstechnologien für ASICs<br />
Seit etwa 1980 wurde, angestoßen von Carver Mead und Lynn Conway von Xerox PARC in Palo<br />
Alto (Ca.), die Technologie des anwendungsspezifischen IC-Entwurfs entwickelt.<br />
Im 1980 erschienenen Buch "Introduction to VLSI Systems" wird eine auf den Möglichkeiten <strong>der</strong><br />
nMOS-Schaltungstechnik beruhende Entwurfstechnologie für ICs eingeführt.<br />
Ausgehend von geometrischen Entwurfsregeln des Halbleiter-Herstellers, die z. B. minimale Weiten<br />
und Abstände von Leitungen, Kontakten und Transistoren betreffen, kann ein Schaltkreis in allen<br />
Teilen entworfen werden.<br />
Dazu gehört natürlich eine Technologie des rechnergestützten Schaltungsentwurfs, die sich auch seit<br />
den 70er Jahren kontinuierlich entwickelt hat.<br />
Eine solchen Entwurfsstil, bei dem ein Schaltkreis-Entwickler vom Transistor aufwärts einen ganzen<br />
Prozessor entwirft, wird heute weitgehend als "voll kundenspezifisch" (full custom) bezeichnet. Der<br />
Schaltkreis wird dann entsprechend <strong>der</strong> Vorgabe auch vollständig kundenspezifisch gefertigt.<br />
Dieser Ansatz hat den wesentlichen Vorteil, daß durch einen entsprechend ausgebildeten und<br />
erfahrenen Entwerfer (o<strong>der</strong> ein Bataillon davon für einen Pentium) die Möglichkeiten des jeweils<br />
verfügbaren Prozeßes am weitestgehenden ausgeschöpft werden können. Dem gegenüber steht eine<br />
Reihe von Nachteilen:<br />
− <strong>der</strong> (die) Schaltungsentwickler muß mit <strong>der</strong> Halbleiter-Schaltungstechnik in Detail vertraut sein<br />
− <strong>der</strong> Entwurf erfor<strong>der</strong>t eine Reihe komplizierter (und auch teurer) rechnergestützter<br />
Entwurfswerk-zeuge<br />
− die Entwurfszeiten sind lang<br />
− das Risiko, insbeson<strong>der</strong>e für Anfänger, Entwurfsfehler zu machen, ist sehr hoch.<br />
Abb. 8.66 zeigt vereinfacht die für den Full-Custom-Entwurf notwendigen Daten und Werkzeuge.
Informatik V, Kap. 8, WS 98/99<br />
Dateien vom HL-Hersteller<br />
Geometrische<br />
Entwurfsregeln<br />
Simulationsparameter<br />
(SPICE)<br />
Entwurfswerkzeuge<br />
Layout-Editor<br />
Design-Rule-Check<br />
Extraktor<br />
Elektrischer<br />
Simulator<br />
Abb. 8.66: Daten und Werkzeuge für den Full-Custom-Entwurf<br />
43<br />
Entwurfsdaten<br />
Layout<br />
Transistor-<br />
Netzliste<br />
Zur Erinnerung: Ein fehlerhaft entworfener Schaltkreis ist nach <strong>der</strong> Fertigung kaum noch zu<br />
reparieren!<br />
Deshalb muß das elektrische Äquivalent des Layouts, die Transistor-Netzliste, ermittelt und<br />
bezüglich des zu erwartenden elektrischen Verhaltens je<strong>der</strong> Teilschaltung simuliert werden.<br />
Ein Entwurf auf dieser Ebene ist wirtschaftlich nur dann gerechtfertigt, wenn eine Firma mittels eines<br />
neuen Fertigungsprozesses einen neuen Schaltungsentwurf für einen IC-Typ anfertigt, <strong>der</strong> im<br />
Millionen-Stückzahlen gefertigt werden soll. Nur dann kompensieren nämlich die Ersparnisse an<br />
Silizium-Fläche den höheren Aufwand für den Entwurf. Typische Beispiele für (nahezu) full-custommäßig<br />
entworfene digitale Bausteine sind heute Mikroprozessoren, die in Millionen-Stückzahlen<br />
gefertigt werden.<br />
Für ICs, die in geringeren Stückzahlen bis zu Tausenden gefertigt werden, rentiert sich <strong>der</strong> hohe<br />
Entwurfsaufwand nicht. Darüber hinaus sind lange Entwurfszeiten nicht günstig, oft sogar "tödlich"<br />
für den Markterfolg eines Produkts.<br />
In <strong>der</strong> sogenannten "Semi-Custom-Entwurfstechnik" wird deshalb ein komplexer digitaler<br />
Schaltkreis aus vorentwiorfenen und in "Katalogen" o<strong>der</strong> "Bibliotheken" charakterisierten und<br />
dokumentierten Bausteinen aufgebaut, fast so, wie es <strong>der</strong> TTL-Entwerfer auf <strong>der</strong> Basis des TTL-<br />
Baustein-Kataloges tut. Eine Übersicht über Werkzeuge für den Semi-Custom-Entwurf gibt Abb.<br />
8.66.<br />
Baustein-Bibliothek Entwurfswerkzeuge<br />
Graphik-Symbole<br />
Layouts<br />
von Zellen<br />
Logische und<br />
zeitl. Charakter.<br />
Abb. 8.66: Semi-Custom-Entwurf<br />
Logik-Editor<br />
Logik- Simulator<br />
Timing-<br />
Verifier<br />
Placement &<br />
Routing<br />
Entwurfsdaten<br />
Logik-Bild<br />
Gatter- Netzlist<br />
Chip-<br />
Layout<br />
Der eigentliche Logik-Entwurf findet hier noch "außerhalb" statt. Der Schaltplan wird mittels eines<br />
Logik-Editors eingegeben, wobei eine Bibliothek vorentworfener Logik-Zellen zur Verfügung steht.<br />
Sie enthält die Logik-Symbole für die logischen Zellen, aber auch Informationen über <strong>der</strong>en<br />
Zeitverhalten, Treiberfähigkeit und Leistungsaufnahme. Auch die Abbildung des Logik-Plans auf den<br />
Inhalt <strong>der</strong> Bibliothek ist hier Handarbeit des Entwerfers.
Informatik V, Kap. 8, WS 98/99<br />
Nachdem <strong>der</strong> Logik-Plan erstellt ist, wird daraus im Rechner eine Gatter-Netzliste erstellt. Diese<br />
kann dann mittels eines Logik-Simulators validiert werden. Der Nutzer kann hier graphischinteraktiv<br />
sowohl das logische Verhalten wie auch das Zeitverhalten <strong>der</strong> Schaltung erkennen und<br />
optimieren.<br />
Zusätzlich wird heute oft eine Timing-Analyse durchgeführt, die den langsamsten Logik-Pfad vom<br />
Eingang zum Ausgang einer Schaltung sucht und findet.<br />
Ist die Logik für korrekt bezüglich des logischen und des zeitlichen Verhaltens befunden, so erfolgt<br />
eine weithin automatisierte Umsetzung in das Layout eines Schaltkreises.<br />
Gerade an dieser Stelle hat <strong>der</strong> Nutzer nun die Auswahl zwischen sehr verschiedenen Varianten für<br />
die Implementierung <strong>der</strong> Logik.<br />
Heute sind Entwurfssysteme verfügbar, welche den Schaltkreisentwurf noch weiter automatisieren.<br />
Stand <strong>der</strong> Technik ist die automatische Synthese logischer Netze aus Booleschen Gleichungen. Die<br />
Abbildung dieser synthetisierten Netze auf eine Bibliothek vorenetworfener logischer Zellen nennt<br />
man "Technology Mapping". Dabei enthalten heutige Bibliotheken nicht nur Grundgatter, son<strong>der</strong>n<br />
komplexe Logik-Baugruppen (Flip-Flops, Register, Addierer, Multiplizierer, ALUs) bis hin zu<br />
kompletten Mikroprozessoren. Man kann also nicht nur mit vorentworfenen und charakterisierten<br />
Gatter-Bausteinen entwerfen, auch größere Funktionsblöcke werden von IC-Herstellern angeboten<br />
(Addierer, Multiplizierer, ALUs, Speicher, Rechner-Kerne, Bausteine für die digitale Signalverarbeitung).<br />
Wissenschaftlich gelöst und ebenfalls kommerziell verfügbar, aber noch nicht allgemein verbreitet ist<br />
die sogenannte "High-Level-Synthese".<br />
Darunter versteht man die Umsetzung einer Verhaltensbeschreibung für ein digitales System, zum<br />
Beispiel geliefert durch ein C-Programm, in eine Strukturbeschreibung, bestehend aus Registern und<br />
arithmetisch-logischen Einheiten sowie einem endlichen Automaten zur Steuerung des Datenflußes.<br />
Die Technologie <strong>der</strong> Entwurfsautomatisierung wird in einen speziellen Vorlesung im Hauptstudium<br />
behandelt.<br />
8.9.3 Logik-Realisierungen<br />
Seit etwa Beginn <strong>der</strong> 80er Jahre, ziemlich genau seit <strong>der</strong> Einführung <strong>der</strong> CMOS-Technologie,<br />
wurden von Halbleiter-Herstellern (Siemens, Philips, VLSI Technologies Inc, LSI Logic, etc.)<br />
Bibliotheken vorentworfener logischer Zellen jeweils für den eigenen IC-Fertigungsprozeß verfügbar.<br />
Diese sogenannten "Standardzellen" haben eine gemeinsame Höhe und genau bestimmte Stellen für<br />
die äußeren Anschlüsse. Die Verbindungen <strong>der</strong> Betriebsspannung (VDD) und <strong>der</strong> Masse (GND)<br />
werden durch Aneinan<strong>der</strong>legen solcher Zellen hergestellt.<br />
VDD<br />
GND<br />
Signalanschlüsse<br />
Zellen Zellen<br />
Verdrahtungskanal<br />
Zellen<br />
44<br />
Pads<br />
Abb. 8.68: Konzept <strong>der</strong> Standardzellen und IC-Layout aus Standardzellen
Informatik V, Kap. 8, WS 98/99<br />
Bei solchen Strukturen ist auch die automatische Plazierung und Verdrahtung <strong>der</strong> Zellen ein relativ<br />
einfaches Problem. Seit etwa Mitte <strong>der</strong> 80er Jahren sind Technologien verfügbar, die mehrere<br />
Ebenen metallischer Verdrahtung übereinan<strong>der</strong> anbieten. Dann sind die Verdrahtungskanäle<br />
weitgehend verzichtbar, man verdrahtet "nach oben" und spart damit in erheblichem Umfang Fläche<br />
ein.<br />
Technologien dieser Art waren und sind deshalb für viele digitale Schaltungen ziemlich ineffizient,<br />
weil die verfügbaren Speicherzellen nur aus Flip-Flops bestehen. Natürlich kann man statische o<strong>der</strong><br />
dynamische RAMs vergleichsweise viel enger packen, sie passen aber nicht ins Standardzellen-<br />
Konzept. Dasselbe gilt für PLAs. Ein RAM-/ROM- o<strong>der</strong> PLA-Block wird in etwa rechteckig sein<br />
müssen und ist in <strong>der</strong> Regel viel höher als eine Standardzelle.<br />
Mo<strong>der</strong>ne Entwurfssysteme bieten neben Standardzellen auch spezielle Generatoren für RAM- o<strong>der</strong><br />
ROM-Module an, die man entsprechend <strong>der</strong> gewünschten Größe (z. B. 256k mal 8 Bit, 1 M mal 1<br />
Bit) konfigurieren kann. Kundenspezifische ICs, die solche Makro-Bausteine enthalten, nennt man<br />
auch "Marozellen-ICs". Eine o<strong>der</strong> mehrere dieser Makrozellen können selbst wie<strong>der</strong> aus einer o<strong>der</strong><br />
mehreren Reihen von Standardzellen aufgebaut sein.<br />
Pads<br />
Std-Zellen<br />
ROM<br />
Prozessor-<br />
Kern<br />
Abb. 8.69: Aufbau eines Makrozellen-ASICs<br />
PLA RAM<br />
Gemeinsam ist Standarzellen- und Makrozellen-ASICs, daß sie zwar vorentworfene Strukturen<br />
verwenden, <strong>der</strong> Schaltkreis aber speziell mit einem vollen Durchlauf <strong>der</strong> Fertigungstechnologie<br />
produziert werden muß. Das ist für Stückzahlen ab einigen zehntausend ICs kostengünstig, für kleine<br />
Stückzahlen aber sehr teuer.<br />
Deshalb sind an<strong>der</strong>e Technologien entwickelt worden, welche nicht nur vorentworfene<br />
Teilschaltungen verwenden, son<strong>der</strong>n auch bereits vorgefertigte Halbleiter-Strukturen verwenden. Im<br />
wesentlichen ist das die Technik <strong>der</strong> Gate-Arrays.<br />
Gate-Arrays sind eine Technologie, bei <strong>der</strong> für einen Schaltkreis allgemein benötigte Baugruppen wie<br />
die I / O - Bausteine (Pads) und alle Transistoren zunächst vorproduziert werden. Dies geschieht in<br />
Form sogenannter "Master"-Bausteine in sehr großen Serien und deshalb auch relativ kostengünstig.<br />
Dieses "Vorprodukt" beinhaltet den größten (und teuersten) Teil <strong>der</strong> Fertigungstechnologie. Auf<br />
dem Master sind die Transistoren in Form von regulären Streifengeometrien implementiert. Im<br />
einfachsten Fall ist nur eine Standard-Größe von p-Kanal und n-Kanal-Transistoren verfügbar.<br />
Zelle<br />
Polysilizium<br />
Abb. 8.70: Gate-Array-Master (Ausschnitt)<br />
45<br />
p-Diffusion<br />
n-Diffusion
Informatik V, Kap. 8, WS 98/99<br />
Entsprechend <strong>der</strong> zu realisierenden Schaltung werden diese Transistoren nun durch eine o<strong>der</strong><br />
mehrere Lagen metallischer Verdrahtung verbunden. Als individuelle Prozeßkosten für einen IC-<br />
Entwurf fallen deshalb nur die für die Metallisierung und ggf. die Isolierschicht zwischen den Metall-<br />
Lagen an.<br />
Gate-Arrays in CMOS- o<strong>der</strong> BICMOS-Technik sind heute mit Komplexitäten bis zu mehr als 100<br />
000 Transistoren kommerziell verfügbar.<br />
Kontaktloch<br />
Signalleitung (Metall)<br />
46<br />
VDD (Metall)<br />
p-Diffusion<br />
n-Diffusion<br />
GND (Metall)<br />
Abb. 8.71: Gate-Array-Struktur mit Metallisierung für ein 2-NAND- Gatter in CMOS-<br />
Technik<br />
Auf <strong>der</strong> Entwurfsseite bieten auch die Hersteller von Gate-Arrays Bibliotheken von logischen<br />
Bauelelementen an. Sie enthalten sowohl die Struktur als auch die Charakterisierung (logisch,<br />
zeitlich) des Verhaltens. Ein Gate-Array-Entwerfer muß also keineswegs seine ALU aus den<br />
vorgegebenen Transistoren "zusammenschrauben", das besorgt ein Entwurfssystem des Herstellers.<br />
Gate-Arrays werden heute auch in On-Chip-Kombination mit RAM-Speicher o<strong>der</strong> sogar Mikroprozessor-Kernen<br />
angeboten.<br />
Die Metallisierung von Gate-Arrays beim Halbleiter-Hersteller ist eine Prozedur von wenigen Tagen,<br />
während ein voller Fertigungsdurchlauf für ein IC Wochen bis (meistens) Monate dauern kann.<br />
Typisch für Gate-Arrays ist aber, daß sie bezüglich <strong>der</strong> Flächen-Ausnutzung beim Entwurf erheblich<br />
schlechter sind als Standardzellen- o<strong>der</strong> gar Full Custom-Entwürfe. Meistens können, bedingt durch<br />
hohen Aufwand für die Verdrahtung, nur ca. 70 bis 80% <strong>der</strong> Transistoren tatsächlich auch verwendet<br />
werden, danach ist <strong>der</strong> Platz für die Verbindungsleitungen erschöpft.<br />
In neueren Typen von Gate-Arrays mit mehreren Verdrahtungsebenen sind keine speziellen Kannäle<br />
für die Verdrahtung mehr vorgesehen, man spricht dann von "Sea of Gates"- o<strong>der</strong> "Forest of Gates"-<br />
Technologien.<br />
Auch für analoge Schaltungen sind ähnliche Ansätze mit "Transistor Arrays" versucht worden.<br />
Die Entwurfstechnologie <strong>der</strong> Gate-Arrays entspricht bis auf spezielle Werkzeuge für Plazierung und<br />
Verdrahtung <strong>der</strong> für die Standardzellen-Tecnologie. Häufig kann man beim Gate-Array-Hersteller<br />
eine simulierte Logik-Netzliste abgeben. Dieser besorgt dann alle speziellen Arbeiten <strong>der</strong> Logik-<br />
Optimierung und <strong>der</strong> Chip-Konstruktion.
Informatik V, Kap. 8, WS 98/99<br />
Gate-Arrays wurden nicht nur für MOS-Logik, son<strong>der</strong>n auch für digitale bipolare Schaltungen<br />
entwickelt. So wurde (und wird) die letzte Generation von Mainframes und "klassischen"<br />
Supercomputern (ausgenommen die massiv parallelen Maschinen) mit Gate-Arrays in ECL-Technik<br />
aufgebaut.<br />
Gate-Arrays haben seit den 80er Jahren mit wachsen<strong>der</strong> Komplexität eine weiter Verbreitung<br />
erreicht. Man kann aber beobachten, daß sie in den letzten 5 Jahren eine erhebliche Konkurrenz<br />
durch vom Anwen<strong>der</strong> programmierbare Logik-Bausteine erfahren.<br />
8.9.4 Programmierbare Logik-Bausteine<br />
Der Wunschraum <strong>der</strong> meisten Anwen<strong>der</strong> ist es, komplxe Logik-Schaltungen am Labortisch<br />
entwickeln und implementieren zu können, ohne daß dazu <strong>der</strong> Prozeß <strong>der</strong> IC-Herstellung<br />
durchlaufen werden muß.<br />
Natürlich kann man einfach alles in Software implementieren. Lei<strong>der</strong> sind viele Anwendungen<br />
zumindest teilweise zeitkritisch, so daß man einen recht schnellen und teuren Prozessor verwenden<br />
müßte. Für einfache, nicht zeitkritische Aufgaben kann allerdings ein Mikrocontroller (=<br />
Mikroprozeesor mit RAM und ROM on-Chip) durchaus eine preiswerte Lösung sein.<br />
Die an<strong>der</strong>e Alternative sind vom Anwen<strong>der</strong> (= im Feld) programmierbare Logik-Bausteine. Die<br />
meisten Typen von Bausteinen dieser Art sind entwe<strong>der</strong> auf Speicher-Bausteinen aufgebaut o<strong>der</strong><br />
verwenden reguläre Fel<strong>der</strong>, die den vorher betrachteten PLAs ähneln.<br />
UND - Matrix ODER-Matrix<br />
Treiber/Inverter<br />
Eingänge<br />
Abb. 8.72: PLD-Grundstruktur<br />
Ausgänge<br />
Programmierbare Logik auf <strong>der</strong> Basis solcher regulärer Feld-Strukturen bezeichnet man meistens als<br />
"Programmable Logic Devices" (PLDs). Bei sogenanten EPLDs (erasable PLDs) kann man die<br />
Programmierung auch wie<strong>der</strong> rückgängig machen.<br />
Entsprechend den bei ROMs und EPROMs vorgstellten Techniken kann man die Kreuzungspunkte<br />
in den Fel<strong>der</strong>n die Kreuzungspunkte wahlweise verbinden (z. B. mittels Durchbruch von Oxid-<br />
Schichten).<br />
Wenn man beide Fel<strong>der</strong> programmieren kann, werden die Bausteine als "FPLAs" (field progammable<br />
logic arrays) bezeichnet, ist bei "PALs" (programmable array logic) nur das UND-Feld<br />
programmierbar. Letztere sind deshalb kompakter und haben kürzere Durchlaufzeiten.<br />
Solche Bausteine benötigen eine spezielle Abbildung <strong>der</strong> Logik auf den jeweiligen Baustein-Typ und<br />
ein Programmiergerät (meist am PC).<br />
Bezüglich <strong>der</strong> Grundstruktur von PLAs völlig verschieden sind sogenannte "programmierbare Gate-<br />
Arrays" (PGAs). Sie sind aufgebaut entwe<strong>der</strong> aus programmierbaren statischen RAM-Bausteinen (so<br />
z. B. die Bausteine <strong>der</strong> Fa. Xilinx) o<strong>der</strong> aus Logik-Elementen, die wahlweise durch progammierbare<br />
Multiplexer verbunden werden können.<br />
47
Informatik V, Kap. 8, WS 98/99<br />
E / A -<br />
Blöcke<br />
SRAM -<br />
Logikblöcke<br />
Programmierbare<br />
Verbindg.<br />
Abb. 8.73: PGA-Grundstruktur<br />
Der Aufbaus <strong>der</strong> PGA-Grundstrultur ähnelt einem Gate-Array mit einer Anzahl von Logik-Inseln.<br />
Jede dieser Inseln enthält eine zweistufige SRAM-Speicherstruktur und zusätzlich einige Flip-Flops.<br />
Jede dieser SRAM-Gruppen kann damit zur Realisierung einer zweistufigen Logik-Funktion mit<br />
beschränkter Eingangszahl (ca. 5) verwendet werde,. auch Flip-Flops als Zwischenspeicher sind<br />
verfügbar. Zwischen den Zellen existiert eine programmierbare Verbindungsmatrix, die durch<br />
Multiplexer gesteuert wird. Für <strong>der</strong>en Programmierung sind zusätzliche statische Speicherzellen<br />
verfügbar. Auf dieser zweiten Ebene <strong>der</strong> Verbindungen können wie<strong>der</strong>um diese Logik-Blöcke<br />
programmierbar miteinan<strong>der</strong> verbunden werden.<br />
Auch die Ausgangszellen können programmierbar an interne Signale <strong>der</strong> Verbindungsmatrix angeschlossen<br />
werden.<br />
A<br />
B<br />
C<br />
D<br />
E<br />
kombinatorischer<br />
Block<br />
data in<br />
Abb. 8. 74: Xilinx-Grundzelle<br />
reset enable<br />
MUX<br />
MUX<br />
clock<br />
R<br />
M 1<br />
C 2/ 1<br />
1, 2 D<br />
1, 2 D<br />
C 2 / 1<br />
M 1<br />
R<br />
Die Grundzelle enthält einen 32-Bit-SRAM mit fünf Eingängen und zwei Ausgängen. Dieser Teil<br />
kann so programmiert werden, daß er entwe<strong>der</strong> zwei beliebige Logik-Funktionen mit vier Eingängen<br />
o<strong>der</strong> eine Logik-Funktion mit fünf Eingängen realisiert. Im ersten Fall müssen von den 5<br />
Eingangsvariablen jeweils 3 für beide Funktionen gemeinsam sein, im zweiten Fall haben beide<br />
Ausgänge <strong>der</strong> Kombinatorik (F, G) denselben Wert.<br />
In den FFs können entwe<strong>der</strong> die Ausgaben des kombinatorischen Blocks gespeichert werden, o<strong>der</strong><br />
wahlweise können über den "data in"-Anschluß externe Werte eingegeben werden. Mit enable = 0<br />
bleiben bisherige Werte in den FFs gepeichert, mit reset werden sie zurückgesetzt. Die Funktion <strong>der</strong><br />
Multiplexer ist durch zusätzliche statische Speicherzellen bestimmt.<br />
48<br />
QX<br />
QY<br />
MUX<br />
MUX<br />
X<br />
Y
Informatik V, Kap. 8, WS 98/99<br />
Die Verbindungsmatrix enthält drei verschiedene Arten von Leitungen:<br />
Solche vom Typ "direct interconnect" erlauben eine direkte und schnelle Verbindung einer Logik-<br />
Zelle mit einer Nachbarzelle.<br />
Normale Verbindungen "general purpose interconnect" verlaufen in horizontaler und vertikaler<br />
Richtung zwischen den Zellen-Reihen. An Kreuzungspunkten sind Pass-Transistoren eingefügt,<br />
welche, wie<strong>der</strong> durch spezielle SRAM-Zellen gesteuert, wahlweise Leitungen des Netzes miteinan<strong>der</strong><br />
verbinden.<br />
Da diese Verbindungen mit relativ hoher Signallaufzeiten belastet sind, existieren zusätzlich schnelle<br />
"long lines". Diese durchziehen die gesamte Matrix und können nur jeweils ein Signal von einem<br />
Rand zum an<strong>der</strong>en transportieren.<br />
Die SRAM- basierte XILINX-Technologie hat als wesentlichen Vorteil die beliebige<br />
Programmierbarkeit, <strong>der</strong> Nachteil ist die Flüchtigkeit <strong>der</strong> Information. Nach jedem Abschalten <strong>der</strong><br />
Betriebsspannung muß, geladen von einem externen Speicher, eine neue Programmierung erfolgen.<br />
Bei den PGAs <strong>der</strong> Firma ACTEL werden statt <strong>der</strong> SRAM-Speicherzellen sogenannte "Antifuses"<br />
verwendet. Durch eine erhöhte Spannung werden Isolierschichten durchtrennt und damit<br />
Verbindungen erzeugt. Damit ist die Programmierung nicht mehr flüchtig, aber eine Neu-<br />
Programmierung ist nicht möglich.<br />
ACTEL verwendet je eine kombinatorische und eine sequentielle Grundzelle.<br />
Typ Program- Größe Ein- / Ausg. Sonstiges Verzögerung<br />
mierung prog. E / A<br />
Speicherbausteine<br />
DRAM flüchtig 16 Mbit 24 / 1- 22 /4/ - refresh notw. 50 - 100 ns<br />
SRAM flüchtig 4 MBit 19 / 8 / - 50 - 100 ns<br />
1 MBit 17 / 8 / - 10 - 50 ns<br />
EPROM löschbar 1 MBit 16 / 16 / -<br />
Programmierbare logische Fel<strong>der</strong><br />
PAL22L10 löschbar 160 Prod. T. 12 / 10 / -<br />
Altera löschbar 384 Prod. T. 16 / - / 48 48 prog. E/A Zellen 50 ns<br />
EP1800<br />
AMD löschbar 4*64 Prod. T. 6 / - / 64 4 univ. verbindbare 20 ns<br />
MACH 130 Blöcke pro Block<br />
programmierbare Logikbausteine<br />
Xilinx flüchtig 20 0000 äqu. - / - / 240 900 Funkt.-Blöcke 5-7,5 ns p. Block<br />
XC 4020 Gatter<br />
Actel irreversibel 8000 äqu. G. - / - / 140 1232 Logik- Mod. 10 ns pro Block<br />
Abb. 8. 75 Übersicht über programmierbare Logik-Bausteine<br />
Abb. 8.75 gibt den Status <strong>der</strong> verfügbaren Bausteine für programmierbare Logik (dazu kann man<br />
auch Speicher verwenden !) für ca. 1993 wie<strong>der</strong>.<br />
Für 1996 kann man jeweils eine Vervierfachung <strong>der</strong> möglichen Komplexität annehmen. Obwohl man<br />
in programmierbarer Logik für eine einziges 2-fach NAND (mit vier Transistoren in statischer<br />
CMOS-Logik) bis zu 103 Transistoren (bei Xilinx) benötigt, kann diese Technik eine große<br />
Akzeptanz beim Anwen<strong>der</strong> gefunden.<br />
Es ist zu erwarten, daß in naher Zukuft programmierbare Logik-Bausteine verfügbar sein werden,<br />
die zusätzlich Speicher und einen Prozessor-Kern beinhalten.<br />
49