Grundlagen der Technischen Informatik
Grundlagen der Technischen Informatik Grundlagen der Technischen Informatik
0 1 1M-1 Aufbau von Speicherbänken 0 1 1M-1 Bitspeicher Bytespeicher Torsten Braun, IAM, Universität Bern: GTI, WS 00/01 426 31 19 0 12 20 Adresse
0 4 4M-4 4M 8M-4 Aufbau von Speicherbänken 1 5 4M-3 4M+1 8M-3 Torsten Braun, IAM, Universität Bern: GTI, WS 00/01 427 Adresse 2 6 4M-2 4M+2 8M-2 3 7 4M-1 4M+3 8M-1 31 21 0 9 1 20 2
- Seite 35 und 36: instruction fetch instruction decod
- Seite 37 und 38: Very Long Instruction Word (VLIW)
- Seite 39 und 40: Torsten Braun, IAM, Universität Be
- Seite 41 und 42: Unstrukturierte Registerspeicher
- Seite 43 und 44: Registerfenster variabler Grösse
- Seite 45 und 46: Torsten Braun, IAM, Universität Be
- Seite 47 und 48: Torsten Braun, IAM, Universität Be
- Seite 49 und 50: Sammelleitungen Stichleitungen Dais
- Seite 51 und 52: Torsten Braun, IAM, Universität Be
- Seite 53 und 54: • Einzelbuszyklus Torsten Braun,
- Seite 55 und 56: langer Blockbuszyklus langer Blockb
- Seite 57 und 58: Torsten Braun, IAM, Universität Be
- Seite 59 und 60: m D m m D: Datenleitungen m +1 Tors
- Seite 61 und 62: ROM und RAM-Speicher • Read Only
- Seite 63 und 64: Steuerlogik Torsten Braun, IAM, Uni
- Seite 65 und 66: Content Addressable Memory (CAM) Al
- Seite 67 und 68: • Ebenen Adressierungshierarchie
- Seite 69 und 70: Byte-, Halbwort-, Wortanwahl • By
- Seite 71 und 72: Prozessorregister 3 2 1 0 Datenbus
- Seite 73 und 74: BUSCLK CSTART (Master) READY (Slave
- Seite 75 und 76: CPUCLK AS DS DTACK Torsten Braun, I
- Seite 77 und 78: Master Slave Prozessortakt A31-2,BE
- Seite 79 und 80: Takt A31-4 BE3-0 A3-2 R/W CSTART LA
- Seite 81 und 82: CS WE A9-A0 D in Schreibverstärker
- Seite 83 und 84: WE CAS RAS A10-A0/ A21-11 Refresh-
- Seite 85: Adresse RAS CAS WE D in D out Schre
- Seite 89 und 90: DRAM-Controller READY Steuerung Ver
- Seite 91 und 92: Torsten Braun, IAM, Universität Be
- Seite 93 und 94: • I/O-Unit • Schnittstelle zwis
- Seite 95 und 96: Steuerung der Ein-/Ausgabe • Anfo
- Seite 97: Ausblick: Rechnerarchitektur • Vo
0<br />
4<br />
4M-4<br />
4M<br />
8M-4<br />
Aufbau von Speicherbänken<br />
1<br />
5<br />
4M-3<br />
4M+1<br />
8M-3<br />
Torsten Braun, IAM, Universität Bern: GTI, WS 00/01 427<br />
Adresse<br />
2<br />
6<br />
4M-2<br />
4M+2<br />
8M-2<br />
3<br />
7<br />
4M-1<br />
4M+3<br />
8M-1<br />
31 21 0<br />
9 1 20<br />
2
Change language