Grundlagen der Technischen Informatik
Grundlagen der Technischen Informatik Grundlagen der Technischen Informatik
Befehlsphasen-Pipelining • paralleles Holen und Ausführen eines Maschinenbefehls in einem Taktschritt • Befehlsausführung besteht aus mehreren Teilen – Befehl holen (fetch, F) – Befehl dekodieren und Operanden holen (decode, D) – Operation ausführen (execute, E) – Resultat schreiben (write, W) • gleiche Zugriffszeiten auf die verschiedenen Speicher erforderlich F D F E D F W E D F Torsten Braun, IAM, Universität Bern: GTI, WS 00/01 374 clr r5 W E D move r1,r6 W add r1,r2,r7 E W sub r3,r4,r8
instruction fetch instruction decode instruction fetch data fetch instruction decode instruction fetch Torsten Braun, IAM, Universität Bern: GTI, WS 00/01 375 Superpipelining data fetch data fetch instruction decode execute data fetch data fetch result write execute data fetch result write execute result write
- Seite 1 und 2: Grundlagen der Technischen Informat
- Seite 3 und 4: Input Next-State- Logik Torsten Bra
- Seite 5 und 6: Komponenten eines Mikrorechnersyste
- Seite 7 und 8: Struktur eines von-Neumann-Rechners
- Seite 9 und 10: Kennzeichen eines von-Neumann-Rechn
- Seite 11 und 12: Torsten Braun, IAM, Universität Be
- Seite 13 und 14: Torsten Braun, IAM, Universität Be
- Seite 15 und 16: Torsten Braun, IAM, Universität Be
- Seite 17 und 18: (Maschinen-)Befehlszyklus • Ablau
- Seite 19 und 20: Torsten Braun, IAM, Universität Be
- Seite 21 und 22: Torsten Braun, IAM, Universität Be
- Seite 23 und 24: • Program Counter, PC Torsten Bra
- Seite 25 und 26: Torsten Braun, IAM, Universität Be
- Seite 27 und 28: CWP -1 +1 3 4 1 +1 Datenregisterspe
- Seite 29 und 30: Programm- und Datenspeicher mit Zug
- Seite 31 und 32: Datenspeicher für aktuellen Datena
- Seite 33: Arithmetisch-logische Operationen i
- Seite 37 und 38: Very Long Instruction Word (VLIW)
- Seite 39 und 40: Torsten Braun, IAM, Universität Be
- Seite 41 und 42: Unstrukturierte Registerspeicher
- Seite 43 und 44: Registerfenster variabler Grösse
- Seite 45 und 46: Torsten Braun, IAM, Universität Be
- Seite 47 und 48: Torsten Braun, IAM, Universität Be
- Seite 49 und 50: Sammelleitungen Stichleitungen Dais
- Seite 51 und 52: Torsten Braun, IAM, Universität Be
- Seite 53 und 54: • Einzelbuszyklus Torsten Braun,
- Seite 55 und 56: langer Blockbuszyklus langer Blockb
- Seite 57 und 58: Torsten Braun, IAM, Universität Be
- Seite 59 und 60: m D m m D: Datenleitungen m +1 Tors
- Seite 61 und 62: ROM und RAM-Speicher • Read Only
- Seite 63 und 64: Steuerlogik Torsten Braun, IAM, Uni
- Seite 65 und 66: Content Addressable Memory (CAM) Al
- Seite 67 und 68: • Ebenen Adressierungshierarchie
- Seite 69 und 70: Byte-, Halbwort-, Wortanwahl • By
- Seite 71 und 72: Prozessorregister 3 2 1 0 Datenbus
- Seite 73 und 74: BUSCLK CSTART (Master) READY (Slave
- Seite 75 und 76: CPUCLK AS DS DTACK Torsten Braun, I
- Seite 77 und 78: Master Slave Prozessortakt A31-2,BE
- Seite 79 und 80: Takt A31-4 BE3-0 A3-2 R/W CSTART LA
- Seite 81 und 82: CS WE A9-A0 D in Schreibverstärker
- Seite 83 und 84: WE CAS RAS A10-A0/ A21-11 Refresh-
Befehlsphasen-Pipelining<br />
• paralleles Holen und Ausführen eines<br />
Maschinenbefehls in einem Taktschritt<br />
• Befehlsausführung besteht aus mehreren Teilen<br />
– Befehl holen (fetch, F)<br />
– Befehl dekodieren und Operanden holen (decode, D)<br />
– Operation ausführen (execute, E)<br />
– Resultat schreiben (write, W)<br />
• gleiche Zugriffszeiten auf die verschiedenen<br />
Speicher erfor<strong>der</strong>lich<br />
F<br />
D<br />
F<br />
E<br />
D<br />
F<br />
W<br />
E<br />
D<br />
F<br />
Torsten Braun, IAM, Universität Bern: GTI, WS 00/01 374<br />
clr r5<br />
W<br />
E<br />
D<br />
move r1,r6<br />
W add r1,r2,r7<br />
E W sub r3,r4,r8
Change language