Grundlagen der Technischen Informatik
Grundlagen der Technischen Informatik Grundlagen der Technischen Informatik
Torsten Braun, IAM, Universität Bern: GTI, WS 00/01 364 Statusregister Supervisorbyte Userbyte T1 T0 S IM2-IM0 N Z V C Interruptmaske CC • T0/1: Trace-Modus: Unterbrechung nach jedem Befehl oder nach jeder Programmverzweigung • S = 1: Supervisor-Modus • IM0-2: Interruptmaske • Condition Code (CC): – Negative, N = 1: negatives Resultat einer Operation – Zero, Z = 1: Resultat einer Operation = 0 – Overflow, V = 1: Überlauf bei Überschreiten des Zahlenbereichs von 2-Komplement-Zahlen – Carry, C = 1: Übertrag bei arithmetischen Operationen
Torsten Braun, IAM, Universität Bern: GTI, WS 00/01 365 RISC-Mikroprozessor • Entgegengesetzte Strategie zu CISC, wichtig ab Ende 70er Jahre • Idee: Reduktion der CISC-Befehlsliste auf elementare Befehle, die in Mikrobefehlen eines Mikroprogramms vorkommen. • Prozessorstruktur ohne Mikroprogrammierung • fest verdrahteter Befehlsdekodierer u. Steuerwerk • Beispiele: – Scalable Processor Architecture (SPARC) – Microprocessor without Interlocked Pipeline Stages (MIPS)
- Seite 1 und 2: Grundlagen der Technischen Informat
- Seite 3 und 4: Input Next-State- Logik Torsten Bra
- Seite 5 und 6: Komponenten eines Mikrorechnersyste
- Seite 7 und 8: Struktur eines von-Neumann-Rechners
- Seite 9 und 10: Kennzeichen eines von-Neumann-Rechn
- Seite 11 und 12: Torsten Braun, IAM, Universität Be
- Seite 13 und 14: Torsten Braun, IAM, Universität Be
- Seite 15 und 16: Torsten Braun, IAM, Universität Be
- Seite 17 und 18: (Maschinen-)Befehlszyklus • Ablau
- Seite 19 und 20: Torsten Braun, IAM, Universität Be
- Seite 21 und 22: Torsten Braun, IAM, Universität Be
- Seite 23: • Program Counter, PC Torsten Bra
- Seite 27 und 28: CWP -1 +1 3 4 1 +1 Datenregisterspe
- Seite 29 und 30: Programm- und Datenspeicher mit Zug
- Seite 31 und 32: Datenspeicher für aktuellen Datena
- Seite 33 und 34: Arithmetisch-logische Operationen i
- Seite 35 und 36: instruction fetch instruction decod
- Seite 37 und 38: Very Long Instruction Word (VLIW)
- Seite 39 und 40: Torsten Braun, IAM, Universität Be
- Seite 41 und 42: Unstrukturierte Registerspeicher
- Seite 43 und 44: Registerfenster variabler Grösse
- Seite 45 und 46: Torsten Braun, IAM, Universität Be
- Seite 47 und 48: Torsten Braun, IAM, Universität Be
- Seite 49 und 50: Sammelleitungen Stichleitungen Dais
- Seite 51 und 52: Torsten Braun, IAM, Universität Be
- Seite 53 und 54: • Einzelbuszyklus Torsten Braun,
- Seite 55 und 56: langer Blockbuszyklus langer Blockb
- Seite 57 und 58: Torsten Braun, IAM, Universität Be
- Seite 59 und 60: m D m m D: Datenleitungen m +1 Tors
- Seite 61 und 62: ROM und RAM-Speicher • Read Only
- Seite 63 und 64: Steuerlogik Torsten Braun, IAM, Uni
- Seite 65 und 66: Content Addressable Memory (CAM) Al
- Seite 67 und 68: • Ebenen Adressierungshierarchie
- Seite 69 und 70: Byte-, Halbwort-, Wortanwahl • By
- Seite 71 und 72: Prozessorregister 3 2 1 0 Datenbus
- Seite 73 und 74: BUSCLK CSTART (Master) READY (Slave
Torsten Braun, IAM, Universität Bern: GTI, WS 00/01 364<br />
Statusregister<br />
Supervisorbyte Userbyte<br />
T1 T0 S IM2-IM0 N Z V C<br />
Interruptmaske<br />
CC<br />
• T0/1: Trace-Modus: Unterbrechung nach jedem Befehl o<strong>der</strong> nach<br />
je<strong>der</strong> Programmverzweigung<br />
• S = 1: Supervisor-Modus<br />
• IM0-2: Interruptmaske<br />
• Condition Code (CC):<br />
– Negative, N = 1: negatives Resultat einer Operation<br />
– Zero, Z = 1: Resultat einer Operation = 0<br />
– Overflow, V = 1: Überlauf bei Überschreiten des Zahlenbereichs von<br />
2-Komplement-Zahlen<br />
– Carry, C = 1: Übertrag bei arithmetischen Operationen
Change language