Grundlagen der Technischen Informatik
Grundlagen der Technischen Informatik Grundlagen der Technischen Informatik
Torsten Braun, IAM, Universität Bern: GTI, WS 00/01 354 CISC-Mikroprozessor • Operationswerk – Rechenwerk • Aufgabe: Ausführen von Berechnungen • Arithmetic and Logical Unit (ALU) • Registerspeicher • Operandenregister DR1, DR2 • interne Datenbusse DB1, DB2 (mit D verbunden) • Prozessorstatusregister SR (Overflow, Carry) – Leitwerk • Befehlszähler (program counter, PC) • Instruktionsregister IR (1. Befehlswort) • Adressregister AR (2./3. Befehlswort) • Steuerwerk – Festwertspeicher für Befehlsdekodierung (Erzeugen von Mikroprogrammstartadressen) – Mikroprogrammspeicher (micro control store, μCS) – Mikrobefehlszähler (micro program counter, μPC) – Mikrobefehlsregister (micro instruction register, μIR)
Torsten Braun, IAM, Universität Bern: GTI, WS 00/01 355 Rechenwerk • 2 unabhängige Datenbusse (DB1, DB2) • Arithmetisch Logische Einheit (ALU) verknüpft die zu Ausführungsbeginn in DR1 und DR2 geladenen Operanden • erzeugt Resultat und Statusinformation (Condition Code (CC) für Programmverzweigungen) • Quelle und Ziel von Datentransporten: Haupt- oder Registerspeicher (2-Port-Speicher, für Zwischenergebnisse)
- Seite 1 und 2: Grundlagen der Technischen Informat
- Seite 3 und 4: Input Next-State- Logik Torsten Bra
- Seite 5 und 6: Komponenten eines Mikrorechnersyste
- Seite 7 und 8: Struktur eines von-Neumann-Rechners
- Seite 9 und 10: Kennzeichen eines von-Neumann-Rechn
- Seite 11 und 12: Torsten Braun, IAM, Universität Be
- Seite 13: Torsten Braun, IAM, Universität Be
- Seite 17 und 18: (Maschinen-)Befehlszyklus • Ablau
- Seite 19 und 20: Torsten Braun, IAM, Universität Be
- Seite 21 und 22: Torsten Braun, IAM, Universität Be
- Seite 23 und 24: • Program Counter, PC Torsten Bra
- Seite 25 und 26: Torsten Braun, IAM, Universität Be
- Seite 27 und 28: CWP -1 +1 3 4 1 +1 Datenregisterspe
- Seite 29 und 30: Programm- und Datenspeicher mit Zug
- Seite 31 und 32: Datenspeicher für aktuellen Datena
- Seite 33 und 34: Arithmetisch-logische Operationen i
- Seite 35 und 36: instruction fetch instruction decod
- Seite 37 und 38: Very Long Instruction Word (VLIW)
- Seite 39 und 40: Torsten Braun, IAM, Universität Be
- Seite 41 und 42: Unstrukturierte Registerspeicher
- Seite 43 und 44: Registerfenster variabler Grösse
- Seite 45 und 46: Torsten Braun, IAM, Universität Be
- Seite 47 und 48: Torsten Braun, IAM, Universität Be
- Seite 49 und 50: Sammelleitungen Stichleitungen Dais
- Seite 51 und 52: Torsten Braun, IAM, Universität Be
- Seite 53 und 54: • Einzelbuszyklus Torsten Braun,
- Seite 55 und 56: langer Blockbuszyklus langer Blockb
- Seite 57 und 58: Torsten Braun, IAM, Universität Be
- Seite 59 und 60: m D m m D: Datenleitungen m +1 Tors
- Seite 61 und 62: ROM und RAM-Speicher • Read Only
- Seite 63 und 64: Steuerlogik Torsten Braun, IAM, Uni
Torsten Braun, IAM, Universität Bern: GTI, WS 00/01 355<br />
Rechenwerk<br />
• 2 unabhängige Datenbusse (DB1, DB2)<br />
• Arithmetisch Logische Einheit (ALU)<br />
verknüpft die zu Ausführungsbeginn<br />
in DR1 und DR2 geladenen Operanden<br />
• erzeugt Resultat und Statusinformation<br />
(Condition Code (CC) für<br />
Programmverzweigungen)<br />
• Quelle und Ziel von Datentransporten:<br />
Haupt- o<strong>der</strong> Registerspeicher<br />
(2-Port-Speicher, für Zwischenergebnisse)
Change language