SCSI - TU Darmstadt

seriell, parallel
PS/2, Floppy
Inhalt Teil 9 (Peripheriebusse)
aus 8. Busse und Systemstrukturen
8.2 Peripheriebusse
8.2.1 IDE/ATA, ATAPI, PATA
8.2.2 Serial ATA (SATA), 2001
8.2.3 SCSI-Bus
8.2.4 Serial Attached SCSI (SAS)
8.2.5 FireWire
8.2.6 Fibre-Channel
8.2.7 Universal Serial Bus (USB)
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
1

Parallele und Serielle Peripheriebusse
Nachteile der parallelen Datenübertragung
viele Verbindungen, breite Steckverbindungen,
Übersprechen, Reflexionen, Flankenversatz,
viele Treiber, Entfernung begrenzt
Ziele
hohe Übertragungsraten,
mittlere Entfernungen
geringer Verkabelungs und Steckeraufwand
Lösung: schnelle serielle Datenübertragung
Techniken: differentielle Übertragung, verdrillte
Leitungen, Koaxialkabel, Glasfaser
geringer Stromverbrauch
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
2

1994: IDE/ATA, ATAPI
(Integrated Drive Electronics, AT-
Attachment), PATA
Einfacher paralleler Anschluss
von zwei Plattenspeichern
SCSI (Small Computer System
Interface)
Paralleler Anschluss von
schnellen Platten, Vernetzung
mit anderen Hosts
8.2 Peripheriebusse - Übersicht
2001: SATA (Serial ATA)
serieller Nachfolger von PATA
SAS (Serial Attached SCSI)
Serieller Nachfolger von SCSI
FireWire
Serieller Anschluss von schneller
Peripherie, Data-Streaming-
Anwendungen
USB (Universal Serial Bus)
Einfacher serieller Anschluss von
Standard-Peripheriegeräten
Fibre-Channel
hohe Bandbreite und geringe Latenz
auch über große Distanzen,
Speichernetze
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
3

SATA
SAS
Parallele und serielle Peripheriebusse
Tabelle 8-1.
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
Parallele und serielle
Peripheriebusse und Punkt-zu-
Punkt-Verbindungen mit ihren
maximalen Übertragungsraten
(abhängig von der Leitungsart).
Angabe des maximalen
Geräteabstands zur Verdeutlichung
der Einsatzmöglichkeiten
(rechnernah, rechnerfern) sowie
der Anzahl adressierbarer Geräte.
Bei Serial ATA, Serial Attached
SCSI und Fibre Channel sind mit
Mbit/s die Brutto- und mit Mbyte/s
die Nettoübertragungsraten
angegeben (8B/10B-Codierung!),
sonst in beiden Fällen die
Nettoraten (auch bei FireWire
1394b mit ebenfalls 8B/10B-
Codierung); bei Serial Attached
SCSI verdoppelt sich die
angegebene Rate beim
Vollduplexbetrieb
4

IDE/ATA (Integrated Drive
Electronics, AT-Attachment)
1994, Paralleler Anschluss von
Plattenspeichern an den ISA(AT)-
Bus (16-bit-Daten)
40-adriges Flachbandkabel
ISA-Adapter (Adress-Decodierung,
Treiber)
(wird auch als PATA = Parallel ATA
bezeichnet)
Zwei Platten an das Kabel anschließbar
Zwei Registersätze für
• Kommando
• Sektornummer, Zylindernummer
• Daten
• Control, Status
8.2.1 IDE/ATA, ATAPI
früher
ISA
(AT)
ATAPI
PATA
(heute)
ISA (Industry Standard Architecture) ist ein 16-
Bit-Bus-Standard für IBM kompatible PCs
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
Festplatte mit IDE/ATA-Controller
IDE: Integrated Device Electronics
Bild 8-12.
Heutige und frühere
Schnittstellen bei
Festplattenlaufwerken (in
Anlehnung an [Schmidt 1998])
5

Zusätzliche Kommandos um weitere
Geräte anschließen zu können (CD,
DVD)
werden in dem alten Kommandoformat
verpackt ATA Packet Interface =
ATAPI
IDE/ATAPI-Controller stellt 2 IDE-
Kanäle zur Verfügung, an jeden sind
zwei Geräte anschließbar
in der Southbridge enthalten
oder als Einsteckkarte für den PCI-Bus
EIDE: Enhanced IDE
4 Kanäle statte nur 2
IDE-Erweiterung: ATAPI
DMA-Unterstützung
PATA Modus: Ultra-ATA/133
seit 2001, 2005
133 MByte/s
Double Data Rate
Beschleunigung das Transfers zwischen
Controller und Plattenspeicher
FIFO im IDE-Kanal
Sektorpuffer im Plattenspeicher
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
6

Serieller Nachfolger von PATA
8.2.2 Serial ATA (SATA), 2001
nur 7 Leitungen (2 Datenpaare und 3 Masse)
differentielle Übertragung (+0,25 V, -0,25 V), LVDS (Low voltage
differential signaling)
8B/10B Signalcodierung
Software-kompatibel zu PATA-Kommandos (werden im
seriellen SATA-Format verpackt)
Nettoübertragungsrate
SATA 1: 1,2 GBit/s (150 MByte/s), 2005: SATA 2 (300 MByte/s)
geplant bis SATA 3: 600 MByte/s
Daten (Halbduplex), Handshake (Vollduplex)
PCI-X
PCI-X
Interface
DMA, Progr.IO
Transport-Layer
Link-Layer
Physical-Layer
Southbridge
ODER
SATA-Controller
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
SATA
Gerät
7

8.2.3 SCSI-Bus
Ziel: Flexible schnelle Verbindung von mehreren
SCSI Plattenspeichern (auch >2) mit einem
oder mehreren Rechnern
1979 von der Fa. Shugart entwickelt: SASI (Shugart
Associates System Interface), weiter entwickelt und
1986 als SCSI genormt.
Paralleler (8/16-Bit-) Bus, multimasterfähig
Dezentrale Busarbitration
Datenübertragung zwischen einem Initiator und
einem oder mehreren Targets
Anzahl der Geräte am Bus ist auf die Datenbusbreite
begrenzt
Statische Einstellung der Geräteadressen, Busenden
müssen elektrisch abgeschlossen werden
Ein Gerät kann mehrere LUNs (log. units) enthalten
Systembus1
SCSI-Host-
Adapter
Systembus2
SCSI-Host-
Adapter
SCSI
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
SCSI-
Plattencontroller1
SCSI-
Plattencontroller2
SCSI-
Streamercontroller
mulit drop bus
8

Weiterentwicklungen, Varianten
SCSI-Standards Busbreite
[Bit]
Takt
[MHz]
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
DÜ-Rate
[MByte/s]
1986 Narrow 8 5 5
1989 Fast 8 10 10
1989 Fast Wide 16 10 20
1992 Ultra 8 20 20
Ultra Wide 16 20 40
1997 Ultra 2, Fast 40 8 40 40
Ultra 2 Wide 16 40 80
1999 Ultra 3 Wide (U160) 16 40 DDR 160
2002 Ultra 4 Wide (U320) 16 80 DDR 320
9

Initiator bewirbt sich um
den Bus:
IN legt dazu ID-Byte (ein
Datenbit) auf den Datenbus
Initiator wählt Target
aus:
IN-Bit und TA-Bit liegen
auf den Datenbus
IN=Initiator
TA=Target
(meist Host-Adapter)
ARBITRATION
SCSI-Protokoll
Initiator Target
BUS FREE
SELECTION
COMMAND
übernimmt Kontrolle
fordert Kommandos an
Datenübertragung
Status, Message zurück
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
(BSY# aktiv)
n * (8/16 Bit)
erfolgreich,
Aufrechterhaltung
der Verbindung
gibt Kontrolle zurück (BSY#
inaktiv)
10

SCSI Arbitrierung
Jedes Gerät hat eine ID-Nummer, entspricht einem
bestimmten Bit auf dem Bus
D7: höchste Priorität
D0: niedrigste Priorität
(bei 16 Bit-Bus folgen danach die Bits D15
bis D8)
Wenn der Bus frei ist, legt jeder Initiator sein
ID-Bit (wired or) auf den Bus. Wenn es eine
Anmeldung höherer Priorität gibt, nimmt er
seine Anmeldung zurück. (vergl.
Identifikationsbus, hier 1-aus-n-Code zur
Anmeldung)
Der Initiator mit der höchsten Priorität wählt
das Target aus, durch das zusätzliche Anlegen
des Target-ID-Bits (dadurch entsteht 2-aus-n
Code)
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
Contro
l
D7..D0
Übertragung der IDs
Kommandos
Daten
Status
Message
11

Serieller Nachfolger des
parallelen SCSI
8.2.4 Serial Attached SCSI (SAS), 2004
7 Leitungen wie bei SATA (2
Datenpaare und 3 Masse)
8B/10B-Codierung
Kein Bus mehr: Baumstruktur
Netto-Übertragungsrate z. Zt.
300 MByte/s (3 GBit/s brutto),
Vollduplex
Virtuelle Kanäle: Wie bei Parallel-
SCSI können mehr als 14.000
virtuelle Datenkanäle, verteilt auf
256 Ebenen gleichzeitig aktiv sein
5-Schichtenmodell
1. Physical (Medium)
2. Phy (Transceiver, Geräteanschluss)
3. Link
CRC-Datensicherung, Data-Scrambling,
Steuerung, Adressierung, Verwalten
logischer Verbindungen
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
Zusammenfassen mehrerer Physikalischer
Verbindungen zu einem Wide-Port
Protokollauswahl:
SSP (Serial SCSI Protocol),
STP (SATA Tunneling Protocol),
SMP (Serial Managment Protocol)
1. Transport
frame definitions
2. Application
SCSI oder ATA spezifische Eigenschaften
12

Punkt-zu-Punkt-
Verbindungen zwischen den
Ports (kein Bus wie bei SCSI)
Komplexe Strukturen
durch Verzweigungen
(Expander).
Erhöhung der Bandbreite
durch Wide-Ports und
Wide-Links
Mischung von SAS- und
SATA-Geräten ist möglich
Anschluss von Dual-Port-
Drives zur Erhöhung der
Redundanz möglich
SAS-Netzstruktur
Bild 8-18.
SAS-Struktur mit mehreren Initiatoren (z. B. Server) und Targets (SAS- und SATA-Festplatten),
die durch mehrere Edge-Expander und einen Fan-Out-Expander miteinander vernetzt
sind (in Anlehnung an [Griffith 2003])
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
13

Weitere Serielle Busse, orientiert an SCSI
Bevor SAS definiert wurde gab es bereits folgende
Entwicklungen
FireWire IEEE1394 (Apple), für Data Streaming
1995: ursprünglich nur auf Macintosh
2000: IEEE1394a-
2002: IEEE1394b
Fibre-Channel, ANSI-Standard (diverse Firmen, 1994), für
Speichernetze
Serial Storage Architecture SSA, ANSI-Standard (IBM,
1990)
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
zusammengefasst in
SCSI-3
14

SCSI-3 Architekturmodell
FireWire, Fibre-Channel, Serial Storage Architecture SSA wurden in dem SCSI-3-Architekturmodell
(1993) zusammengefasst.
Verwendung einer gemeinsamen Kommandostruktur in Anlehnung an SCSI (Ebene 1 und 2)
Je nach ausgewähltem Transport-Protokoll erfolgt eine entsprechende Abbildung auf die
Kommunikationsmechanismen und die physikalische Schnittstellen (Ebene 3 und 4)
Allgemeines Architekturmodell, das für die
serielle Busse FireWire, Fibre-Channel, Serial-
Storage-Architecture SSA verwendet wird.
4 Ebenen:
1. (Command Sets) gerätespezifische Kommandos
nach Gruppen (Block, Stream, Graphic)
2. (Primary Commands) gemeinsame Kommandos
für alle Gruppen
3. (Transport Protocols) Auswahl der
verschiedenen seriellen und parallelen Protokolle
4. (Physical Interconnect) Physikalische Vorgaben
für die Protokolle
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
fest
variabel
15

Anwendungen
unterbrechungsfreies Data-
Streaming (Digital Video, Musik,
Festplattenanschluss)
Sony: Digital Video Camcorder
Übertragungsraten
100 MBit/s, 200 MBit/s und
400 MBit/s
Erweiterungen auf 800, 1600,
3200 MBit/s
6 Leitungen
1 twisted-pair (Daten,
Halbduplex)
1 twisted-pair (Takt, ändert sich,
wenn sich die Daten nicht ändern)
2 Leitungen für Stromversorgung
Bis zu 63 Geräte beliebig
anschließbar (+ Hostadapter)
maximal 4,5 m Entfernung
8.2.5 FireWire
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
Multimastersystem (jede
Verbindung erfordert
Busarbitration)
Peer-to-Peer (direkte
Transfers vom Sender zum
Empfänger ohne Host).
Plug-and-Play,
selbstkonfigurierend
Knoten werden automatisch
durchnummeriert
es wird automatisch ein
Wurzelknoten bestimmt,
der den Takt vorgibt und den
Bus arbitriert
max. Übertragungsraten
werden bekannt gemacht
16

Bild 8-19.
Typische FireWire-Busstruktur,
wie sie sich nach der
Selbstkonfigurierung darstellt
(nach [Anderson 1999]).
Anschluss an einen PCI-Bus
mittels eines PCI-to-IEEE-1394a-
Adapters
FireWire
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
17

FireWire
Asynchrone Übertragung (ohne garantiertes Übertragungsverhalten)
1. Initiator belegt den Bus nach Busarbitration
2. Initiator verschickt Anforderungspaket (Request Packet)
• (Quelladresse, Zieladresse, [Daten], Kommando)
3. Empfänger antwortet mit Antwortpaket (Response Packet)
• (Adresse, [Daten], Status)
Isochrone Übertragung (garantiertes Übertragungsverhalten)
quasi kontinuierlicher Datenstrom
Reservierung von bis zu 80% der Zeitschlitze (je 125 µs), Rest für asynchrone
Übertragung
Keine Quittung durch Response Packet
keine Zieladresse Broadcasting
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
18

Bild 8-20.
FireWire
Zuordnung von isochronen und asynchronen
Übertragungspaketen zu Zeitschlitzen
(cycles) von 125 µs Dauer (nach [Anderson 1999])
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
19

Bild 8-22.
Elektrische Schnittstelle und Taktung
Elektrische Schnittstelle des FireWire-Busses
nach IEEE 1394a, gezeigt für eines der
beiden Adernpaare. Das andere Adernpaar ist
dazu spiegelbildlich (nach [Anderson 1999])
Bild 8-23. Datendarstellung des FireWire-
Busses nach IEEE 1394a. Taktrückgewinnung
auf der Empfängerseite durch Exklusiv-Oder-
Verknüpfung der Signale Data und Strobe (nach
[Anderson 1999])
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
20

Ziel: Einfacher flexibler Anschluss
diverser Peripheriegeräte über
genormten Anschluss (INTEL und
weitere Firmen)
Serielle Halbduplex-Verbindungen
über 4-adriges Kabel
(Differentielles Leitungspaar und
Spannungsversorgung)
USB 1.1: 1,5 MBit/s (Low-Speed)
oder 12 MBit/s (Full-Speed)
USB 2.0: bis 480 MBit/s (High-
Speed), abwärtskompatibel
Stromversorgung: Geräte können
über den Anschluss mit Strom versorgt
werden.
8.2.7 Universal Serial Bus (USB)
Hot Plug and Play (Geräte während
des laufenden Betriebs anschließen)
Zentrale Verwaltung durch USB-Host-
Controller (Root-Hub), nicht
multimasterfähig
Geräte: Geeignet zum Anschluss von
Tastatur, Maus, Scanner, Drucker, Audiound
Video-Daten, Plattenspeicher
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
21

LS=Low Speed
FS=Full Speed
HS=High Speed
Geschwindigkeit
wird durch das
langsamste Glied in
der Kette bestimmt
Baumstruktur
Root-Hub
USB-Host-Controller
Bild 8-26. USB-Struktur mit Low-Speed-, Full-Speed- und High-
Speed-Komponenten (nach [Anderson, Dzatko 2001])
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
(zentraler Controller, Master)
Hub reicht die
Datenpakete weiter
und verstärkt die
Signale (Repeater)
22

1 ms
(12 MHz-Takt)
125 us (480 MHz Takt)
Frames und Microframes
Bild 8-27. Aufteilung der Übertragungskapazität des USB mittels
Frames und Microframe (nach [Anderson, Dzatko 2001])
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
Die Daten werden in Pakete
aufgeteilt, die innerhalb der
Zeitrahmen (Frames)
bestimmte Anteile zugeteilt
bekommen.
23

1. Interrupt Transfer
Abfrage der Geräteanmeldungen in
kurzen Abständen (Polling), schnelle
Reaktion
bis zu 1024 Byte bei High-Speed
für Maus, Tastatur, ...
2. Bulk Transfer
schnelle Datenblock-Übertragung
wird erst nach allen sonstigen
Transfertypen gestartet, ohne Start- und
Endegarantie, Wiederholung bei Fehler
512 Byte Paketgröße bei High-Speed
bis zu 53,248 MByte/s
für Scanner, Drucker, Platte, ...
Transfer Types
3. Isochronous Transfer
Garantie fester Übertragungsrate.
Video/Audio, nach den Start kann das
Ende der Übertragung vorhergesagt
werden.
bis zu 90% des Rahmens reserviert,
keine Wiederholung bei Fehler
Echtzeitübertragung von Sprache, Musik
4. Control Transfer
Konfigurierung, Anforderungen an
Geräte, bis zu 20%
Control Pipe zum Endpunkt 0 ist immer
verfügbar
Dabei können auch Daten mit übertragen
werden.
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
24

Die Übertragungskanäle werden
beim USB Pipes genannt.
Pipes werden zwischen Endpoints
(Host, Gerät, Transfer Type) bei der
Initialisierung eines USB-Geräts
eingerichtet.
Zu den Pipeattributen zählen auch
Übertragungsbandbreite und
Puffergröße.
Pipes (Übertragungskanäle)
Zu einem Gerät können mehrere
Pipes (logische Kanäle) eingerichtet
werden (bis zu 16).
Es werden unterschieden
unidirektionale Streampipes
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
• Interrupt-, Bulk-, Isochronous-Transfer
bidirektionale Messagepipes
• nur bei Control-Transfers
Eine Messagepipe (Control Pipe 0)
ist bei jedem Gerät vorhanden. Sie
dient der Gerätekonfiguration und
zur Übertragung von Status- und
Kontrollinformation.
25

Bustransaktionen
Die Bustransaktionen werden vom Host-Controller
verwaltet und bestehen aus der Übertragung von
folgenden Paketen
1. Token-Packet. Jede Transaktion beginnt mit der
Übertragung eines Tokens vom Host. Das Token
beschreibt Typ und Richtung der Übertragung und
enthält die Geräteadresse. Die Geräte am Bus
selektieren sich selbst durch Erkennung der eigenen
Adresse im Token.
2. Data-Packet (vom/zum Gerät)
bis zu drei aufeinanderfolgende im Rahmen
3. Handshake-Packet (Empfänger quittiert Übertragung)
nicht bei Isochronous-Transfer
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
26

Signalcodierung
NRZI = Non Return to Zero with Interchange
Bit-Stuffing zur Synchronisation 6 Einsen
Wechsle bei 0
Jede Datenübertragung eines Packets beginnt mit
SYNC = 0 0 0 0 0 0 0 1
NRZI-SYNC = 0 1 0 1 0 1 0 0
Bild 8-29. Signaldarstellung des USB (nach [Anderson, Dzatko 2001])
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
27

Elektrische Schnittstelle
Bild 8-28. USB-Schnittstelle (nach [Anderson, Dzatko 2001])
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
28

Motivation/Historie: Bedarf an EA-
Kanälen mit hoher Bandbreite und
geringer Latenz auch über große
Distanzen (>10 km)
Einsatz: zur Vernetzung von
Workstations, Mainframes, Super
Computern, Speichern und Displays
Hauptanwendung: Zugriff von
mehreren Rechnern auf lokale
Speichernetze unabhängig vom LAN
Punkt-zu-Punkt-Verbindungen,
Vollduplex
1 GHz Takt, 8B/10B-Codierung
Nettodatenrate 100 MByte/s
8.2.6 Fibre-Channel
Verschiedene Netztopologien werden
unterstützt
1. Direkte Verbindung zwischen zwei
Ports (z. B. Server und
Festplattenspeicher)
2. Ring-Struktur (Arbitrated Loop), die
Geräte sind ringförmig miteinander
verbunden, Realisierung auch mit Hubs
3. Switched Fabric: zentrale intelligente
Schalteinheit, kann gleichzeitig
Verbindungen für alle angeschlossenen
Ports herstellen. Skalierbare Leistung.
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
29

Copyright Ulf Troppens
http://www.speichernetze.com/
Speichernetz
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
Fibre
Channel
30

Speichernetz
Bild 8-25. Symbolisiertes lokales Netz (LAN) mit einem
über einen Switch gebildeten Speichernetz (SAN), z. B.
als Fabric Topology des Fibre-Channel
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
31

Zusammenfassung
Serielle Übertragung
hohe Übertragungraten, geringer Aufwand
PATA SATA
einfacher paralleler serieller Anschluss von Plattenspeichern
nicht multimasterfähig
SCSI (Small Computer System Interface) SAS (Serial Attached SCSI)
paralleler serieller Anschluss Plattenspeichern, Vernetzung
multimasterfähig, Punkt zu Punkt
SCSI-3: Allgemeines Architekturmodell für
FireWire, Fibre-Channel, Serial-Storage-Architecture SSA.
FireWire
seriell, Streaming
USB (Universal Serial Bus)
nicht multimasterfähig
Fibre-Channel
hohe Bandbreite, geringe Latenz
Speichernetze
R. Hoffmann, TU Darmstadt, FG Rechnerarchitektur Systementwurf mit Mikroprozessoren WS 09/10
32