pdf (5294 kb) - artecLab - Universität Bremen

Implementierung 39
fertige Interface. Die 25-polige Schnittstelle ist in Abbildung 3.10 abgebildet, die
Pinbelegung ist aus der Tabelle 3.2 zu entnehmen. Der ” Parallelport“ kann auf
unterschiedliche Art und Weise angesprochen werden, da über die Jahre verschiedene
Protokolle für die Kommunikation mit unterschiedlichen Peripheriegeräten
entwickelt worden sind. SPP 12 , EPP 13 und ECP 14 bieten jedoch alle acht Datenleitungen
sowie Ground (GND, Erdung) auf den selben Pins, welche beim Bau
des Interfaces benötigt werden.
Abbildung 3.10: Parallelport
Schnittstelle aus (59, S. 161)
Abbildung 3.11: Interfacekonzept
R1 = 330Ω, R2 = 10kΩ
Pin Signal SPP Signal EPP Signal ECP
1 Strobe Write Host CLK
2 – 9 Data bit 0 – 7 Data bit 0 – 7 Data bit 0 – 7
10 ACK Interrupt PeriphCLK
11 BUSY Wait PeriphACK
12 Paper End n.c. ACKReverse
13 SELECT n.c. XFlag
14 Auto Feed Data Strobe Host ACK
15 Error n.c. PeriphRequest
16 Initialize n.c. ReverseRequest
17 SELECT INPUT Adress Strobe ECP Mode
18 – 25 GND GND GND
Tabelle 3.2: Anschlussbelegung
SPP, EPP, ECP Protokoll (vgl. ebd., S. 163 f.)
12 Standard Parallel Port, Standardeinstellung im BIOS der meisten Mainboards
13 Enhanced Parallel Port, schnellere Kommunikation durch bi-direktionale Verbindung
14 Enhanced Capability Port, baut auf EPP auf. Beide zielten auf die Anbindung von externen
Laufwerken, bei denen die Transferrate deutlich höher sein musste, als es bei Druckern und
Scannern der Fall war. Utilisiert zusätzlich einen DMA-Kanal (Direct Memory Access).